Gated Clock ............. là gì này .... và thuận lợi của nó?

G

Guru59

Guest
Hi bạn bè ...............

......... Nó gì Gated sử dụng của Đồng hồ và những gì đang có những thuận lợiCảm ơn

 
Khi một module không được sử dụng cho số tiền certine thời gian ......
sau đó IO giá trị của nó là không thay đổi ........
tại thời điểm này CLK vẫn còn hoạt động ... điều này là mất điện .......
để sử dụng một cổng để thiểu năng (chúng ta cần phải chỉ cạnh vô hiệu hóa không phải là toàn bộ CLK) CLK ......
không có togglings trong CLK ...... không có thay đổi trong moules .... sau đó quyền lực nhà nước được lưu ..........

u có thể yêu cầu ...... nó tốt hơn để vô hiệu hóa vdd khi module không được sử dụng .....
nhưng trong gating .... chúng ta tiết kiệm điện hợp lý r ........ nếu ur đi cho ... u logic không thể sử dụng vdd ....

làm thế nào để thực hiện một cửa CLK????

nhiều mục tiêu một trong các giải pháp ....... ...... loại bỏ các cạnh .....

sử dụng hoặc cổng với 1 là tín hiệu controle ............
sử dụng và cửa khẩu 0 như là tín hiệu điều khiển ......

bây giờ suy nghĩ và đưa ra một số ý tưởng và cho tôi một số giải pháp cho gating một CLK ....

 
ankit12345 đã viết:nhưng trong gating .... chúng ta tiết kiệm điện hợp lý r ........ nếu ur ra cho logic vdd ... u không thể sử dụng ....

 
Kiểm tra tài liệu này ...bạn sẽ tìm thấy nó giải thích ý tưởng chính về gating đồng hồ.
Bạn cũng có thể kiểm tra liên kết này:
Mã số:

http://www.edaboard.com/viewtopic.php?p=145398 # 145.398
 
để ali Salma

----- hợp lý tiết kiệm năng lượng ur tôi có nghĩa là cố gắng tiết kiệm năng lượng bằng cách sử dụng các cổng logic

Nếu ur tiết kiệm năng lượng bằng cách cắt của vdd ..... sau đó nó không gating ....... nói đến các phương pháp khác

 
nhờ ahmed
nhờ ankit

và chắc chắn rằng tôi sẽ hỏi nếu tôi tìm thấy bất kỳ khó khăn trong việc có được ý tưởng

Kính trọng,
Salma:)

 
.......................

Cảm ơn những người trả lời Ankit, Ahmed, Salma
.......................

mà thực sự là một trợ giúp GRT từ bạn ................. tất cảnhờ ....................

 
Đồng hồ gating bây giờ là một kỹ thuật khá dễ dàng trong Power biên dịch và Đồng hồ gaters được chèn tự động.
Trong thực tế, bạn thậm chí có thể tiết kiệm một số khu vực như một số Multiplexers có thể được tích hợp trong các mạch gating.

Vdd cô lập và làm đảo điện độc lập là rất nhiều phức tạp hơn và thậm chí yêu cầu chủ sở hữu và cấp công cụ khác khó chịu ....

 
Hey
Điều này có thể có ích
http://www.edaboard.com/viewtopic.php?t=224827&highlight =

Kính trọng
tronix

 
Đồng hồ gating là một giảm điện năng kỹ thuật thats được sử dụng trong thiết kế ASIC ngày nay.Ở đây phụ thuộc vào kiến trúc, đồng hồ được gated đến các bộ phận của thiết kế, nếu chúng ta nhận thức được rằng những phần sẽ không được chức năng.Điều này giúp giảm điện năng bởi vì nó làm giảm sức mạnh chuyển đổi thành phần trong tổng số điện năng.

 
gated đồng hồ là đồng hồ đầu vào một hệ thống thông qua một cửa khẩu.Ví dụ cho một hai đầu vào "và cửa" nếu một đầu vào là đồng hồ và đầu vào khác là 1 sau đó đồng hồ sẽ xuất hiện ở đầu ra như nó được. (đối với thời gian là quên đi sự chậm trễ cửa khẩu) Nhưng nếu tôi có đầu vào khác của "và cửa khẩu "mà ban đầu 1-0, sau đó sản lượng sẽ trở thành 0, do đó không có đồng hồ.
Nó là cơ bản được sử dụng cho 1] tiết kiệm điện 2] hệ thống chế độ chờ

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top