Dividing đồng hồ bởi 2,5?!

Có cứng IP PLLs rằng sẽ làm việc này cho bạn.Để thiết kế một hiệu suất cao, PLL jitter thấp sẽ có một số nỗ lực.

 
Có thể là bạn có thể chia cho 25 đầu tiên và sau đó lên 10, điều này sẽ cho bạn 2,5Thêm vào sau khi 3 phút:Xin lỗi chia cho 25 sau đó nhân do 10.Đó là một trong những kỹ thuật

 
Giả sử bạn không nhớ skew và không muốn đồng hồ của bạn tạo ra trong giai đoạn với đồng hồ chính, có sẽ làm việc.

 
đây là một mã mà có thể được sử dụng để làm điều đó.

module div (CLK, rẽ, op_clk);

Dây op_clk;
reg [02:00] cnt;
reg t1, t2;
reg không, hai;

gán op_clk = t1 ^ t2;
ấn định số không = (cnt == 3'b0)? 1'b1: 1'b0;

luôn luôn @ (negedge CLK)
if (cnt == 3'b010)
hai <= 1'b1;
khác
hai <= 1'b0;

luôn luôn @ CLK posedge (hoặc rẽ negedge)
if (! rẽ)
cnt <= 3'b0;
if (cnt <3'b100)
cnt <= cnt 1'b1;
khác
cnt <= 3'b0;

luôn luôn @ CLK posedge (hoặc rẽ negedge)
if (! rẽ)
t1 <= 1'b0;
if (số không)
t1 <= ~ t1;

luôn luôn @ CLK negedge (hoặc rẽ negedge)
if (! rẽ)
T2 <= 1'b0;
else if (hai)
T2 <= ~ t2;

endmodule

Hope this helps.Nếu có bất kỳ vấn đề gì, cho tôi biết.

 
Một phương pháp được sử dụng trong phân đoạn tổng hợp tần số N là để chia cho 2 cho số lượng nhất định của chu kỳ và sau đó, do 3 cho cùng số chu kỳ dẫn đến một tỉ lệ phân chia trung bình là 2,5 nhưng tôi không biết nếu điều này sẽ làm việc theo cùng một cách bạn muốn.

 
Xin vui lòng tìm chia đồng hồ không bình thường Xilinx google.Bạn sẽ tìm thấy một tài liệu tốt đẹp
Sumit

 
kiểm tra này
http://www.edaboard.com/viewtopic.php?p=159741 # 159.741

 

Welcome to EDABoard.com

Sponsor

Back
Top