DFT câu hỏi về thất bại lật

C

cooldude040

Guest
Trong quét chuỗi nếu một số thất bại lật được + kích hoạt và còn lại là thất bại flip-đã gây ra những gì xảy ra ?????????? Trong nhiều lĩnh vực đồng hồ chúng tôi sử dụng khóa chốt gì về câu hỏi trên không?
 
u có thể một phần họ ở miền đồng hồ disperate. sử dụng dây chuyền đồng hồ anothe.
 
Đối với thiết kế với cả tích cực và tiêu cực thất bại tốc độ, các công cụ quét chèn sẽ luôn luôn tuyến đường quét chuỗi để các thất bại tốc độ tiêu cực đến trước khi sự thất bại cạnh tích cực trong chuỗi - điều này không có cách nào lockup chốt là cần thiết. Tuy nhiên, mối quan tâm là trong chế độ chụp, và những gì ăn vào những thất bại cạnh tiêu cực - trong nhiều trường hợp, đó là logic tốc độ tích cực, hoặc, như bạn nói, một miền đồng hồ. Trong trường hợp thất bại posedge từ các miền đồng hồ đó, những thất bại negedge sẽ luôn luôn nắm bắt các dữ liệu chỉ chiếm vào thất bại posedge trên posedge của đồng hồ, vì vậy ATPG đã làm việc một chút khó khăn hơn để có được bảo hiểm có lỗi, nhưng nó không phải là một vấn đề lớn. Đối với dữ liệu di chuyển giữa các lĩnh vực đồng hồ, tất cả phụ thuộc vào cách cây đồng hồ được cân bằng (nếu là ở tất cả). Nếu các lĩnh vực đồng hồ là hoàn toàn không đồng bộ, bạn chỉ cần có để xử lý nó trong ATPG (mặt nạ nhận thất bại, về cơ bản). John [url = www.dftdigest.com] DFT Digest [/url] [url = www.dftforum.com] DFT Diễn đàn [/url]
 

Welcome to EDABoard.com

Sponsor

Back
Top