Delta Sigma ADC Tiếng ồn mô phỏng cadence

[olzanin]

Xin chào,

Tôi muốn mô phỏng đầu tiên của tôi lần đầu tiên đặt hàng sigma delta ADC, kèm theo schematic.Tôi có thể mô phỏng nó, và tôi nhìn thấy đằng sau LP lại tín hiệu đầu vào của tôi.

Vấn đề của tôi là tôi không thể nhìn thấy tiếng ồn cao hơn để thay đổi tần số.Tôi mô phỏng và điều chỉnh transient transient tiếng ồn (noisefmin noisefmax và noisescale) đo lường nó ở đầu vào (DFT) và so sánh với sản lượng (DFT) nhưng không thấy thay đổi tần số cao hơn vào,
thì tiếng ồn không phải là ít về sản lượng!

Câu hỏi của tôi là:
1.) Delta sigma có thể tự thay đổi đầu tiên với những tiếng ồn hay Tôi sẽ tự thiết kế cao hơn?
2.) Có một số cách thức khác để mô phỏng với tiếng ồn hay tính toán SNR trên đầu vào và đầu ra trên?

Cảm ơn!

Olzanin
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 

[PoojanWagh]

Bạn đang làm một mô phỏng transient tiếng ồn?

Transient tiếng ồn simulates mạch tiếng ồn (nhiệt, flicker, vv).Các sigma-delta sẽ hình dạng bất kỳ tiếng ồn được tiêm sau khi hội nhập (đặc biệt là hầu hết, tiếng ồn của bạn quantization).

integration.

Nhiều của bạn trước khi
xảy ra tiếng ồn mạch tích hợp.Các đầu vào resistors integrator vào,
ví dụ.

Nếu bạn không nhìn thấy được hình tiếng ồn,
điều này cho thấy rằng mạch của bạn là tiếng ồn cũng ở trên của bạn quantization tiếng ồn.

Nếu bạn có bất kỳ câu hỏi thêm, cho tôi biết.
--
Poojan
http://www.circuitdesign.info

 

[olzanin]

Xin chào,

thanks for the câu trả lời.Tôi nghĩ rằng tôi misunderstood!
Bây giờ:
Delta Sigma ADC thay đổi chỉ có tiếng ồn quantization (có nghĩa là lợi ích liên quan đến phổ biến ADCs), không phải là tiếng ồn mà đi kèm với các tín hiệu trên các dữ liệu vào.Nếu tôi bao gồm cả tiếng ồn phía sau Integrator những tiếng ồn phải được chuyển?

Kính trọng,

Olzanin