A
Azrael
Guest
Hi tất cả mọi người Khi thiết kế một con chip đa điện áp, goto DDR một nhà nước tự làm mới khi các CKE thấp. Tuy nhiên, logic chính của chip là tắt điện, nếu các bộ điều khiển DDR và DDR PHY là tắt điện, sẽ giữ cho CKE xuống? Họ đạt được điều này bởi ngoài pullup / xuống?