Danh sách tất cả các tham số ifdef được sử dụng trong thiết kế

[Jitendra]

HI,
Tôi cần danh sách tất cả các tham số ifdef được sử dụng trong thiết kế của tôi.Cùng với danh sách này tôi cần phải biết nếu các tham số được định nghĩa trong một số bao gồm các tập tin hay không?
Tôi có một kịch bản TCL để làm điều đó nhưng tôi phải đối mặt với những vấn đề như:
1.Nếu bao gồm các tập tin đã mã:

'ifdef FIRST_CONDITION
xác định SECOND_CONDITION
xác định THIRD_CONDITION
'endif

Các thông số FIRST_CONDITION bây giờ nếu không được định nghĩa là bất cứ nơi rồi THỨ HAI và THỨ BA CONDITION không nên được định nghĩa nhưng TCL công trình kịch bản dựa trên phân tích văn bản và nó không thể kiểm tra điều kiện này.
Quan trọng nhất là tôi không thể dành thời gian sửa đổi kịch bản này.

2.TCL kịch bản của tôi không có thể chăm sóc 'undef

Các câu hỏi của tôi:
1.Có thể cung cấp cho bất kỳ một kịch bản mà có thể làm công việc này đúng cách?
2.Có công cụ thiết kế vi mạch có thể báo cáo này?

Trợ giúp appriciated.

Kính trọng,
Jitendra

 

[aji_vlsi]

Thương mại, các công cụ thiết kế vi mạch có thể làm điều này.Tuy nhiên, vì đây là những chỉ thị vi xử lý trước, có thể là nó trong không tầm thường để có được danh sách.Một trong những công cụ mà tôi có thể nghĩ là một công cụ Lint như Leda từ Synopsys.Họ thường không tối ưu hóa thiết kế của bạn và do đó có thể bảo tồn này.

Lựa chọn khác là:

1.Có một VPP - Verilog sẵn bộ vi xử lý, mở trong các trang web, có thể là bạn có thể h (at) ck nó để có được điều này.
2.Icarus / Cver được mở Verilog mô phỏng - bạn có thể h (at) ck họ làm điều này cho bạn.

Hãy cho tôi biết làm thế nào nó đi.
Ajeetha, CVC
www.noveldv.com
* A Pragmatic Approach to VMM Nhận con nuôi 2006 ISBN 0-9705394-9-5 http://www.systemverilog.us/
* SystemVerilog khẳng định Cẩm nang
* Sử dụng PSL / Sugar