Combinational phản hồi loop

[Jyotshna_Sharma]

Nếu bất kỳ ai có thể khuyên tôi làm thế nào để biết đồng hồ chính xác để chậm trễ pad qua một vòng lặp phản hồi combinational.
] Các vòng phản hồi là không suy ra nhưng purposly included.The công cụ mà tôi đang sử dụng là XST.
Làm thế nào để hạn chế Vì vậy mà tôi sẽ nhận được sự chậm trễ.

 

[FvM]

Mạch Combinational phản hồi (chốt) không được sự hỗ trợ của công cụ tổng hợp nhất, nhưng tôi không biết tại đặc biệt liên quan đến công cụ Xilinx.

and calculate a maximum clock freuency for it.

Một số công cụ đang sử dụng một tùy chọn phân tích các vòng combinational như mạch đồng bộ
và tính toán một freuency đồng hồ tối đa cho nó.Nó sẽ đưa ra một dự toán sơ bộ chậm trễ vòng.