CMOS thiết kế Inverter

[acidwabbit]

Hi tất cả
Am một freshie và mới để thiết kế và phải thiết kế một inverter CMOS từ đầu ... một toàn tùy chỉnh thiết kế .. không thể sử dụng các tế bào tiêu chuẩn ... nói cách khác tôi phải thiết kế một biến tần và logic cửa một số khác và kết hợp chúng lại với nhau để tạo thành một flop flip và lần lượt một ... một đáy truy cập-up thiết kế không đồng bộ ...
Hệ thống của tôi phải làm việc ở 300MHz và chỉ khác spec tôi có là sự gia tăng / giảm thời gian cần được 2ns.
biến tần của tôi như tôi đã nói ở trên có thể được lái xe một hoặc nhiều cửa khác.Làm thế nào để tôi tiếp cận việc thiết kế cho các / W tỷ lệ L yêu cầu ??... wat nên được điểm bắt đầu của tôi ..?? Tôi đã đọc một vài cuốn sách và tôi luôn luôn gặp khó khăn lúc cố gắng để xác định giá trị của tải điện dung cho thiết kế của tôi ... tôi suy ra rằng nếu tôi biết rằng sau đó tôi có thể làm thiết kế của tôi.cũng là nó đúng là một biến tần đối xứng tôi có thể giả định 'của tôi tphl = tfall / 2' và tương tự cho quá trình chuyển đổi cao thấp ..
Tôi thực sự đánh giá cao bất kỳ hướng dẫn liên quan đến việc này.
-The wabbit

 

[tarkyss]

Mạch tích hợp kỹ thuật số Một quan niệm thiết kế (Senond Edition), Jan Rabaey M., Chandrakasan Anantha, Borivoje Nikolic

 

[acidwabbit]

Cảm ơn bạn đã trả lời của bạn ... tôi nghĩ rằng tôi có được gọi là cuốn sách nhưng vẫn còn lẫn lộn ... cho tôi rephrase câu hỏi của tôi ... tôi muốn biết làm thế nào để xác định điện dung tải nếu tôi là thiết kế các biến tần như đứng một tế bào gây ra một mình tôi nghĩ rằng một khi tôi biết điều đó và các i / p tăng thời gian mùa thu .. tôi sẽ có thể xác định sự chậm trễ tuyên truyền, tương ứng với W / L..
Kính trọng,
-The wabbit

 

[tarkyss]

các điện dung tải phụ thuộc vào mạch nó ổ
vì vậy, đầu tiên bạn phải biết bao nhiêu mạch nó sẽ lái xe

 

[acidwabbit]

Nó có vào ổ đĩa đầu vào của một cổng NAND ... tôi có thể đưa nó vào được lái xe khác cũng inverter ??... ai đó có thể xin vui lòng giúp tôi với các mối quan hệ chậm trễ tuyên truyền để tăng thời gian câu hỏi tôi muốn được đăng trước đó và làm thế nào để xác định tần số ... là nó ging được nghịch đảo của tuyên truyền, sự chậm trễ ... Cảm ơn bạn

 

[tarkyss]

ý kiến của tôi, thông thường những chậm trễ tuyên truyền, tăng / giảm thời gian là hai tham số mà không có trực tiếp quan hệ, sự chậm trễ là tuyên truyền cho tốc độ, trong khi tăng / giảm thời gian dành cho chất lượng tín hiệu, mà sự chậm trễ tuyên truyền là xấu không có nghĩa là tăng / giảm thời gian là xấu.
nhưng đối với biến tần, nó là đúng, nếu chiều rộng của pmos lớn, thời gian tăng sẽ ngắn hơn và gia tăng đầu ra sự chậm trễ tuyên truyền sẽ ít hơn, cùng là cho NMOSThêm vào sau khi 7 phút:ngoài ra, tôi đoán là tăng / giảm thời gian bạn đề cập là tăng sản lượng / thời gian mùa thu,
như đối với đầu vào độ dốc (hoặc tăng / giảm thời gian), sự chậm trễ tuyên truyền, tăng / giảm thời gian tất cả phụ thuộc vào độ dốc đầu vào

 

[JVNPAVANKUMAR]

hi guys hy vọng điều này giúp bạn
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 

[gliss]

Việc chậm trễ tuyên truyền của tế bào có liên quan đến việc tăng và giảm thời gian của tế bào bằng cách này:
Tp = (Trise Tfall) / 2