chính khác giữa CPLD và fpga?

[abhineet22]

bất cứ ai có thể đưa cho tôi 4-5 khác chính giữa CPLD và fpga?
và cũng có thể cùng với các ứng dụng?

 

[wholx]

chào!
hãy kiểm tra địa chỉ này:

http://support.xilinx.com/xlnx/xil_ans_display.jsp?getPagePath=7598

và đang có một số ý kiến từ các trang web khác:

> Làm thế nào về ...
CPLD: middling-to-lớn lập trình doohickey thị trường bởi người
người vẫn nghĩ 22V10s là một ý tưởng khá gọn gàng.
FPGA: Big-to-lớn lập trình doohickey thị trường bởi những người
nghĩ rằng đó là một ý tưởng khá gọn gàng để chi tiêu 75.000.000
bóng bán dẫn để tạo ra một triệu cổng logic.Đôi khi các EEPROM (tự) cấu hình các thiết bị được gọi là CPLD,
trong khi SRAM (không tự cấu hình) các thiết bị được gọi là FPGA.như đối với các chi tiết, xem giấy này

Stephen Brown và Jonathan Rose, "Kiến trúc của FPGAs và CPLDs: A Tutorial," IEEE Thiết kế và thử nghiệm của Vi tính, Vol.13, số 2, pp.42-57, 1996

 

[Belsugului]

Có một tài liệu rộng lớn về CPLD và FPGA, nhưng trong ngắn sau đây
chính là sự khác biệt giữa CPLD và FPGA:
1) FPGA. Là phức tạp hơn và linh hoạt, có cửa nhiều hơn nữa để sử dụng.Tuy nhiên họ đang chậm hơn so với CPLD, mà không chứa quá nhiều cửa.
2.) FPGA SRAM thường được dựa trên, có nghĩa là ở cấp điện một chức năng nội bộ sẽ được tải từ một cấu hình bên ngoài EPROM / Flash trong trường hợp Master chế độ hoặc lên sẽ làm điều đó trong trường hợp SLAVE chế độ (chế độ được chọn bằng cách áp dụng tương ứng để cung cấp điện áp các chân cấu hình).Điều đó có nghĩa là bạn phải chờ một cuple của 10 ms (tùy thuộc vào sự phức tạp của FPGA và độ dài của dữ liệu cấu hình) trước khi bạn có làm việc FPGA cấu hình, do đó các chức năng yêu cầu.Đây không phải là trường hợp với CPLD, lúc cung cấp năng lượng bạn có chức năng yêu cầu.
3) FPGAs được sử dụng khi nhiệm vụ phức tạp là cần thiết để thực hiện, buit thời gian là không nên quan trọng..CPLDs được sử dụng trong thời gian quan trọng ứng dụng có chức năng đơn giản.

 

[sp]

một sự khác là THT CPLD là VÀ-OR mảng cửa khẩu .....fpga nhưng không phải là như THT,,,

i có thể nói như THT,,,, xin vui lòng xác tôi nếu im .... saisp

 

[Sparc]

Một khác biệt hơn là
Tất cả các khối tin hợp lý trong CPLD được nối bởi một ma trận định tuyến, trong khi ở FPGA mỗi CLB (Configurable Logic Block) được kết nối với CLBs xung quanh.