C-Based Mã xác nhận Môi trường

[paulki]

Chào,
Trong C dựa trên thẩm định môi trường (Giả sử Testbench, Testcases và tất cả các thành phần môi trường như Monitor, Checker, Số điểm Ban tất cả được viết bằng C, DUT là bằng văn bản hoặc Verilog / VHDL) làm thế nào để tạo ra đồng hồ Nguồn?Trong một môi trường như xác minh là có bất kỳ khó khăn khác để phải đối mặt?
Hãy trả lời câu hỏi này, vì tôi không phải làm việc trong bất kỳ hoàn C dựa trên môi trường.Xin vui lòng bỏ qua câu hỏi này nếu ở tất cả không có liên quan.

-Paul

 

[sharanbr]

Hi Paul,

Theo kinh nghiệm của tôi, tôi đã luôn luôn nhìn thấy yêu cầu sử dụng một HDL cùng với C để tạo ra một môi trường xác minh.Bao nhiêu bạn sẽ muốn đạt được trong C và bao nhiêu trong HDL có khác nhau.

Trong C Verilog môi trường, các khía cạnh thời gian được mô phỏng trong Verilog và những việc như cấp phát bộ nhớ động, vv cấu trúc dữ liệu được lưu giữ trong C

Việc giao tiếp giữa Verilog và C được thành lập bằng cách sử dụng PLI.
Hãy luôn nhớ rằng C là thụ động trong loại môi trường và không có ý niệm về thời gian như vậy.Ví dụ, nó không thể chờ đợi cho 10 chu kỳ đồng hồ, 10 ns vv

Trong loại hình môi trường, hãy nhớ rằng một sợi, có thể đình chỉ và tiếp tục không bao giờ có thể được trong C. Một ví dụ điển hình là thử nghiệm mà các cuộc gọi / gây nên nhiều phương pháp khác và đợi cho đến khi hành động được hoàn tất.Vì vậy, các đề thi phải được trong Verilog.

Tương tự, một số người sử dụng SystemC thay vì Verilog đến thời điểm mô hình.

Tôi đã cho đến nay không thấy một môi trường xác minh rằng hoàn toàn chạy trong C. Ngay cả trong trường hợp có một số ví dụ, sẽ luôn có động cơ dưới HDL mui xe có thể được minh bạch để người sử dụng nhưng vẫn sẽ chạy.

Có một số kỹ thuật để tạo ra môi trường xác minh hoàn toàn trong C, nhưng những nỗ lực cần thiết và những hạn chế những phương pháp này áp đặt quá nhiều.

Kính trọng,

 

[ljxpjpjljx]

cũng có thể sử dụng hệ thống-c mô hình để làm các testbench!