cần giúp đỡ cho timg module Xilinx chế.

[EDA_hg81]

Do nhận được bất kỳ một ví dụ làm thế nào để nhận ra Xilinx module timg hạn chế?

Cảm ơn bạn.

 

[sree205]

Hi hg81, có một toàn bộ tài liệu 800 trang lẻ trên làm thế nào để hạn chế các thiết kế trong Xilinx.

http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/xst/xst0063_8.html # wp235694

phần này có phần hạn chế thời gian của nó.điều này sẽ là đủ để hiểu làm thế nào để hạn chế việc thiết kế để có được thời gian tốt nhất cho thiết kế của bạn.

 

[EDA_hg81]

cảm ơn bạn.