Cần gợi ý cho FPGA FPGA giao diện

M

Mkanimozhi

Guest
Hi Các chuyên gia, tôi cần để thiết kế alogic mà giao diện giữa các 2 của FPGA, FPGA 1 của tôi là có giao tiếp PCI và FPGA 2 của tôi là có ứng dụng người dùng, đây là những cách tốt nhất giao diện giữa hai, thiết kế giao diện nên có compactiable với giao tiếp PCI giao thức. Đang suy nghĩ để sử dụng giao diện DMA giữa hai, bất kỳ kỹ thuật thiết kế khác được khuyến khích. Cảm ơn và Kính, Kanimozhi.M
 
Tôi nghĩ rằng giải pháp đơn giản nhất sẽ là 32 địa phương bit truyền thông hai chiều song song .... bạn sẽ có một cái gì đó kết quả giống như một PCI 9030 .... Ifyou có tấn của các chân phụ tùng bạn có thể imlement xương đòn. Cya
 
Tôi hoàn toàn đồng ý với Sink0 Nếu bạn sử dụng PCI như một giao diện giữa FPGA, bạn sẽ phải thực hiện bộ điều khiển PCI trong chip FPGA thứ hai. Nó sẽ đưa thêm các nguồn tài nguyên FPGA. Địa phương 32 bit bus song song hai chiều có vẻ như là hấp dẫn hơn nhiều (và đơn giản hơn), giải pháp.
 
Các bạn thân mến, FPGA đầu tiên có giao diện PCI với hệ thống của tôi và trong FPGA thứ hai, tôi có các ứng dụng của tôi, vì vậy tôi cần để chuyển dữ liệu giữa FPGA Đầu tiên là có giao diện PCI để hệ thống và FPGA Thứ hai có ứng dụng của tôi. , Kanimozhi.M
 
Tất cả phụ thuộc vào cách bạn muốn kết nối 2. Nếu bạn có vấn đề với PCB, bạn có thể xem xét một đơn giản, liên kết tốc độ cao hai chiều giữa 2 FPGAs. Hoặc nếu bạn là OK với việc có rất nhiều các tín hiệu đi giữa 2 FPGA sau đó bạn có thể sử dụng một kết nối song song như OCP Thực hiện theo liên kết này [/URL]) là một tiêu chuẩn công nghiệp (chủ yếu là để giao tiếp IP liên, nhưng nó có thể được thực hiện giữa 2 FPGAs). Bạn cũng có thể tìm thấy một bài viết thú vị mô tả các khái niệm về thông tin liên lạc liên-FPGA [url = http://gradworks.umi.com/MR/07/MR07254.html] Xem tài liệu ProQuest - tốc độ cao giữa các quá trình kiến ​​trúc truyền thông cho FPGA dựa trên phần cứng tăng tốc của động lực học phân tử [/url] Nhưng, tất cả phụ thuộc vào những gì bạn muốn đạt được, một giao diện SPI đơn giản có thể là đủ cho nhiều ứng dụng nếu tốc độ của bạn không cao, nhưng nếu bạn muốn nhận được đầy đủ tốc độ của PCI giữa 2 FPGAs, sau đó bạn có hoặc tạo ra một giao thức chính mình hoặc sử dụng một trong những hoạt động cho bạn tốt nhất. Chúc mừng, / Farhad Abdolian
 
Các bạn thân mến, FPGA đầu tiên của tôi có giao diện PCI với hệ thống của tôi và trong FPGA thứ hai, tôi có các ứng dụng của tôi, vì vậy tôi cần phải chuyển dữ liệu giữa FPGA Đầu tiên là có PCI giao diện hệ thống và Thứ hai FPGA có ứng dụng của tôi. Kính trọng, Kanimozhi.M
Tôi đã có PCIe dự án cách đây vài năm. Tôi không thể tiết lộ chi tiết nhưng nói chung kiến ​​trúc giống như hiển thị trong hình. Các FPGA 1 đã làm việc như một bộ điều khiển xe buýt địa phương và cung cấp giao diện bộ nhớ đồng bộ trong cùng một hội đồng quản trị và FPGA khác được đặt trong một hội đồng riêng biệt. Trên thực tế, các giao diện này (LB1, LB2) là hoàn toàn giống như xe buýt địa phương của PEX8311. Cùng một tập hợp các tín hiệu và cùng một thuật toán đơn giản hóa trao đổi dữ liệu giữa tất cả các thiết bị này. Viết truy cập không phải là một vấn đề gì cả. Đọc truy cập đã yêu cầu một quản lý ít nhận tín hiệu và sự chậm trễ của dữ liệu. Ngay sau khi một kiến ​​trúc hệ thống của bạn không biết, thật khó để tư vấn cho bạn một cái gì đó. Tuy nhiên, giao diện PCI giữa hai FPGAs có vẻ là không phải là rất hợp lý. Nó chỉ là chi tiêu các nguồn lực. Nó có một ý nghĩa chỉ khi khách hàng của bạn nhấn mạnh vào nó. Có rất nhiều giải pháp thuận tiện hơn và đơn giản.
 
Các bạn thân mến, FPGA đầu tiên của tôi có giao diện PCI với hệ thống của tôi và trong FPGA thứ hai, tôi có các ứng dụng của tôi, vì vậy tôi cần phải chuyển dữ liệu giữa FPGA Đầu tiên là có PCI giao diện hệ thống và Thứ hai FPGA có ứng dụng của tôi. Kính trọng, Kanimozhi.M
Như tôi đã nói với bạn, chỉ cần tạo ra một xe buýt 32 bit địa phương song song. Hãy tham khảo PCI9030 hoặc PCI9052 của PLX. Tôi nghĩ rằng có thể là giải pháp đơn giản và đáng tin cậy nhất. Hạn chế duy nhất là cả hai FPGAs nên càng gần càng tốt. Cya
 
Kính gửi Farada, YUV và Sinko, Cảm ơn bạn đã trả lời ur, Nhưng tôi cần để có được rõ ràng hơn, tôi có thể nhận được ID thư ur để có được làm rõ hơn. Cảm ơn và Kính, Kanimozhi.M
 
Như tôi đã nói, tôi không thể giúp bạn với những câu hỏi trực tiếp, nếu bạn gửi câu hỏi của bạn vào danh sách, tôi sẽ hạnh phúc hơn để giúp đỡ. Chúc mừng, / Farhad
 
Ok mắm, tôi thiết kế giao diện song song giữa hai FPGAs, nhưng khi tôi đọc dữ liệu, các giá trị dữ liệu được incrementing trong 4 bit cuối cùng trong 16 bit dữ liệu rộng, làm thế nào tôi có thể slove vấn đề này. , Kanimozhi.M
 
Bất cứ khi nào bạn kiểm tra một chiếc xe buýt, cố gắng để làm tiếp cận nhiều với các giá trị khác nhau, sau đó đọc lại. Vấn đề của bạn âm thanh như bạn đang đọc lại cùng một dữ liệu nhưng một số bit của xe buýt có nguồn khác thay đổi chúng. Điều này có thể là do để giải quyết xung đột, thời gian sai về OE và tín hiệu RD trong số những người khác. BR, / Farhad
 
Tôi sẽ đề nghị một vấn đề thời gian. Bạn đã thiết kế hội đồng quản trị một cách cẩn thận đủ? Có một giao thức đàm phán giữa Tx và Rx?
 

Welcome to EDABoard.com

Sponsor

Back
Top