Cấu trúc FSM?

D

davyzhu

Guest
Xin chào tất cả, tôi mới để thiết kế FSM phân cấp. Có giấy hoặc hướng dẫn cho FSM thiết kế phân cấp? Bất kỳ đề xuất sẽ được đánh giá cao! Trân trọng, Davy
 
[B = bajahaya] Hy vọng http://www.eventhelix.com/RealtimeMantra/HierarchicalStateMachine.htm shld này được Rdgs hữu ích, ALI [/b] Đây là nhiều hơn vào các chương trình phần mềm .. có điều gì liên quan đến thiết kế kỹ thuật số / RTL (VHDL hay Verilog)?
 
Tôi đã có một FSM thứ bậc trong thiết kế của tôi và tôi muốn biết RTL tốt nhất (VHDL / Verilog) mã hóa phong cách.
 
Nói chung để làm FSM phân cấp một số sản lượng được thông qua và đầu vào được lấy từ FSM khác để thay đổi trạng thái và đầu ra từ đó là cho phép nhà nước perticular cho FSM bên trong tiểu bang đó. Chúng tôi xác định mô-đun khác nhau cho FSM nội bộ và gọi nó là submodule trong module thate hàng đầu là ví dụ FSM: supposse cho các tiểu bang của bạn là S0, S1, S2 và S3 trong S0 một số máy nhà nước tạo ra chuỗi 00-01-11-10 trong chuỗi S1 00-10-11-01 và vv .... bạn có thể truyền tín hiệu en_s0 để bắt đầu module có chứa FSM để tạo ra các chuỗi tương ứng và cho rằng nó sử dụng thêm một FSM ... và vv ... Hy vọng bạn có rõ ràng đến một số điểm ...
 
Vấn đề ở đây là về định nghĩa của phân cấp .. các bạn hiểu nó như là một tổng thể FSM kiểm soát nhiều hơn một FSMS nô lệ .. Tuy nhiên, tôi hỏi về một cái gì đó khác nhau .. một trường hợp trong đó một nhà nước được đóng gói trên các tiểu bang khác thấp hơn .. giống như một hình cầu có chứa nhiều hơn một lĩnh vực nhỏ bên trong nó.
 
Kiểm tra đồ thị phân cấp nhiệm vụ (HTGs). Một bài báo trên các mô hình như vậy, là http://www.springerlink.com/content/u5163567856763t0/ Nếu tôi hiểu chính xác các cấu trúc này là những người bạn quan tâm tơi Tuy nhiên tôi đã không thấy bất kỳ ấn phẩm về RTL mã hóa những điều đó. Nếu có thể, cung cấp cho tôi / chúng tôi biết thêm chi tiết về những gì bạn đang cố gắng thực hiện ... Pavlos
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top