cơ số-4 decimation tần số FFT

[siva_7517]

Dear frens, Tôi hiện đang tham gia vào thiết kế ASIC thiết kế một FFT cơ số 2 và cơ cấu bướm cơ số-4. Tôi đã thực hiện cả hai thiết kế bằng cách sử dụng mã verilog. Cuối cùng, tôi cần phải làm một số sửa đổi (cải tiến) về thiết kế như là một đóng góp các nghiên cứu sau đại học của tôi. Bất cứ ai có thể đề nghị cho tôi bất kỳ sửa đổi có thể được thực hiện FFT cơ số-4, để nó có thể có hiệu suất tốt hơn. Cảm ơn trước. , Siva

 

[rsrinivas]

u có thể gửi một sơ đồ như thế nào u đã thực hiện các loại cấu trúc con bướm sặc sỡ của số nhân được sử dụng vv

 

[siva_7517]

Dear Fren, tôi có kèm theo các cấu trúc con bướm sặc sỡ của cơ số-4 để xem xét của các bạn. Tôi có thiết kế thiết kế bằng cách sử dụng cấu trúc này bướm. , Siva

 

[rsrinivas]

ok u có một thực hiện song song. u có rất nhiều của mul và adders. tại sao không serialize này? điều này sẽ là một trong những tốt nếu u có thể serialize và wat loại hệ số nhân và adders có tốc độ u used.wat u thu được sau khi tổng hợp.

 

[siva_7517]

Hi, Cảm ơn bạn đã trả lời. Tốc độ của tôi cho thiết kế này là 50 MHz. Tôi đã sử dụng hành vi Verilog để làm các việc mã hóa. Tôi là một mờ bit làm thế nào để thực hiện nó nối tiếp. Hy vọng u có thể cho tôi một số hướng dẫn về điều này. Cảm ơn trước. Siva

 

[Harshash]

hi .. Wel tôi thấy một trong những bạn viết trong đó u nói về OFDM .. u có thể xin giúp tôi về cùng .. Expectng trả lời hiệu quả của bạn .. Với trọng Harsha