Công cụ mô phỏng Xilinx - ISE bản đồ lỗi

[upal]

Xin chào, INTERNAL_ERROR: Pack: pkibadbmend.c: 266:1.33.30.1 - một kết nối không đầy đủ, tôi nhận được lỗi này khi lập bản đồ thiết kế của tôi. Bất cứ ai có thể tư vấn làm thế nào để tiến hành gỡ lỗi. Lời khuyên nào sẽ giúp đỡ rất nhiều.

 

[mrflibble]

Có thể giúp đỡ nếu bạn liên kết ... [Url = http://forums.xilinx.com/t5/Implementation/MAP-CRASHES-WITH-THE-FOLLOWING-ERRORS/mp/135334] MAP tai nạn với các lỗi sau đây - Xilinx Hướng dẫn Cộng đồng Diễn đàn [/url] kể từ lúc có ít nhất bạn cung cấp cho một số thông tin nhiều hơn nữa ... Đáng tiếc là tôi không nhận ra rằng lỗi ... Ngẫu nhiên, có bạn đã cố gắng "filkes dự án Cleanup" từ ISE, sau đó quiting ISE và sau đó loại bỏ tất cả rác khác như là tốt, và sau đó khởi động lại và xây dựng lại dự án? Tôi thấy điều này đôi khi giúp kỳ diệu "sửa chữa" những thứ lạ.

 sạch:: rm-rf _xmsgs * NCD * html * xml * xrpt * ut * ptwx * _log * log bản đồ * * NGD * _xdb *..... Hiện tại quy tắc sạch từ Makefile html * wdb *. xmsgs. *. twx *. xwbt coregen_xil_. ** lso * _fpga_editor.out

 

[upal]

@ Mrflibble. Tôi tìm thấy lỗi trong tập tin bản đồ (liên kết kèm theo đã được đăng bởi tôi cũng như trong diễn đàn Xilinx) Các lỗi :: Hình như nếu có một bộ cộng bit và nếu doanh nghiệp chỉ được sử dụng từ đầu ra adder , trong khi lập bản đồ ISE xóa tất cả các kết nối bit khác và do đó đưa ra lỗi như vậy.

 

[mrflibble]

Mmmh, tò mò. Không bao giờ chạy vào đó. Bạn có biết nếu nó được cho chuỗi carry nói chung? Hoặc chỉ cần nếu nó như là một bộ cộng? Tôi sử dụng một số nguyên thủy chuỗi carry nơi mà tôi chỉ sử dụng sản lượng MSB và thực hiện, và không có lỗi như vậy bản đồ lỗi. Đó là trong ISE 12,3, 12,4 và bây giờ ISE 12,4 mà không có vấn đề. Bạn đã sử dụng một bộ cộng từ máy phát điện lõi? Hoặc chỉ cần một khoản tiền "