câu hỏi về vi mạch designflow

H

hqqh

Guest
Chào,
tôi là một chút nhầm lẫn về methodes thiết kế cho các IC.
như tôi biết có một Top-Down và một từ dưới lên dòng chảy thiết kế.
nếu tôi có một thiết kế trên xuống dòng như thế này:

thiết kế đặc điểm kỹ thuật -> hành vi mô tả -> rtl mô tả ->
chức năng xác minh và thử nghiệm -> logic systhesis ->
cửa khẩu cấp netlist -> xác minh hợp lý và thử nghiệm -> sàn quy hoạch ->
vật lý bố trí -> bố trí xác minh -> thực hiện

Câu hỏi của tôi:
là nó có thể để có được một transistor-netlist cấp khi cổng-netlist cấp được tạo ra (i muốn thực hiện mô phỏng gia vị)?ai đó có thể cung cấp cho tôi một liên kết tốt về thiết kế vi mạch methodes?

cảm ơn trước,
hqqh

 
Tôi cũng có nghi ngờ như thế?nơi chúng tôi sẽ nhận được mức netlist từ Transistor?

tnx

 
Chào,
Lần đầu tiên đến sự nghi ngờ của bạn, nó là rất nhiều càng tốt để tạo netlist cấp Transistor ngay cả khi u có danh sách các cửa khẩu cấp net.U thực sự cần một giả lập cấp độ bóng bán dẫn cho các u việc muốn làm ...

i biết một công cụ được gọi là Star-SimXT mà dùng Milkyway cơ sở dữ liệu để giảm kích thước của các định dạng kiến ký sinh tiêu chuẩn (DSPF) files.Các bóng bán dẫn cấp giả lập mất các mô hình ký sinh từ các tập tin DSPF và back-annotates chúng thành các netlist HSpice.bây giờ u có thể làm gia vị mô phỏng cấp đầy đủ.

nếu tôi là sai, làm corrrect tôi.thx

kiran.

 
HSIM đi kèm với một ít phần mềm được gọi là v2s.
Nó chuyển đổi Verilog để Spice.
HSIM có thể đọc DSPF, do đó, nó âm thanh được giải pháp của bạn.

OkGuy?

 
Các dòng vi mạch của Cadence là tốt nhất,
u có thể nhận được một số giúp đỡ từ www.cadence.com

 
hqqh đã viết:

Chào,

Câu hỏi của tôi:

là nó có thể để có được một transistor-netlist cấp khi cổng-netlist cấp được tạo ra (i muốn thực hiện mô phỏng gia vị)?
ai đó có thể cung cấp cho tôi một liên kết tốt về thiết kế vi mạch methodes?

 
bình thường, cho ic kỹ thuật số, netlist cửa khẩu cấp là đủ để chạy mô phỏng kỹ thuật số.cho ic & hỗn hợp tương tự, bạn sẽ cần netlist mức độ bóng bán dẫn để chạy mô phỏng gia vị.
nếu bán cung cấp cho bạn cổng & thư viện cấp độ bóng bán dẫn, bạn có thể làm điều đó.nếu không, bạn có thể nhận được mức độ bóng bán dẫn netlist sau khi P & bố trí r.

 
Không có vấn đề mà bạn chảy qua, miễn là bạn có thể có được bố trí sẵn sàng của bạn, bạn có thể sử dụng công cụ LPE để trích xuất transistor-netlist cấp và ký sinh RC (tùy chọn).Các netlist có thể được mô phỏng với bất cứ giả lập gia vị.Thông thường chúng tôi làm điều đó cho nhỏ hỗn hợp chế độ kế vi mạch trong đó nhu cầu mô phỏng chính xác với RC ký sinh được tạo ra bằng cách bố trí.Đối với thiết kế logic, sử dụng mô phỏng HDL tại cửa khẩu cấp là đủ.

 
Nếu bạn đang làm một thiết kế đơn giản kỹ thuật số bạn không nên cần phải làm mô phỏng gia vị.

Nếu bạn đang làm một PLL kỹ thuật số, DLL, hoặc bất cứ điều gì đó không phải chốt để chốt hoặc FF để FF thì bạn có thể muốn để mô phỏng với các mô hình Spice.

stew

 
Có, bạn có thể, nhưng lần đầu tiên, bạn phải có một gia vị / CDL netlist thư viện của tất cả các đơn vị, nếu cửa khẩu netlist mức là Verilog netlist.bạn phải dịch nó để gia vị hoặc netlist CDL.Nhìn chung, tôi sử dụng "nettran" để làm việc này, lúc cuối, combin hai netlists với nhau.

 
u có thể nhận tập tin từ nhiều dspf
rc-vắt và sau đó sim nó để giải quyết
vấn đề này.
Tuy nhiên, như tôi biết, hầu hết rc-vắt có thể
chỉ supprot flaten định dạng dspf tốt,
thứ bậc kém định dạng

 
Trên thực tế, bạn đã thực hiện một q cấp netlist trong khi thực hiện kiểm định bố trí (Tôi có nghĩa là LVS).Nhưng nhận trở lại các q cấp danh sách là hoàn toàn dependend trên những gì bạn chảy qua.Nếu công ty của bạn có thư viện riêng của bạn, có, bạn có thể nhận được q cấp netlist; trên mặt khác, bạn sẽ không bao giờ thấy rằng nếu bạn đang hợp tác với các nhà ASIC.Nhưng tôi không có ý tưởng về những công cụ có thể trích xuất các Spice q cấp netlist.

 
để tổng hợp hệ thống lớn, cửa khẩu cấp là đủ để thực hiện phân tích liên quan và mô phỏng.transister cấp là quá phức tạp để được xem xét cho dòng chảy thiết kế vi mạch liên quan đến công nghệ ASIC hoặc fpga.Tất nhiên một số các sự kiện quan trọng như metastability, điều kiện chủng tộc và vv cần được xem xét, nhưng transister cấp là không thích hợp để được đi vào chi tiết của ASIC thiết kế.thay vào đó, hệ thống thiết kế là quan trọng hơn sẽ được nhấn mạnh trong thiết kế ASIC.nếu i am sai, xin vui lòng tư vấn.

 
Xin chào,

cảm ơn cho câu trả lời của bạn.họ rất hữu ích.

để cawan: trong US06493850 bằng sáng chế của Texas Instruments "phát hiện lỗi mạch tích hợp thiết kế xả điện và chốt-up các ứng dụng" một công cụ được mô tả có thể mô phỏng toàn bộ IC trên cấp độ bóng bán dẫn để phát hiện qua điện áp.và do đó tôi đã hỏi, bởi vì tôi nghĩ rằng trong một quá trình thiết kế theo tiêu chuẩn ic có một từ trên xuống thiết kế dòng chảy.Nếu có bạn chỉ có cổng netlist cấp, mà không hữu ích để mô phỏng mức độ bóng bán dẫn.

xin lỗi, nếu tài liệu bằng sáng chế không phải là attatched.i có vấn đề để attatch ảnh trong elekroda.i dont biết tại sao!
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 
Chào,
trong 3 ảnh trong bài viết trên đây là những tập tin tương tự.xin lỗi vì điều đó.Trình duyệt của tôi (opera7.01) hỏi tôi ba lần cho dù tập tin nên được sended để elektroda-diễn đàn và tôi chỉ có thể tiến hành nếu tôi nhấp vào yes.
bất cứ ai có vấn đề tương tự?

lời chúc mừng,
hqqh

 
Miễn là bạn có một thư viện netlist gia vị, sau đó bạn luôn có thể chuyển đổi netlist verlilog của bạn đến một gia vị, bóng bán dẫn định dạng bằng cách sử dụng nettran trong Hercules.

Nhưng, trọc nhớ rằng, HSpice không thể thiết kế lớn.Nó sẽ không bao giờ trở lại kết quả cho bạn nếu bạn cho nó một thiết kế đầy đủ (hơn 1K cửa).Bạn có thể muốn chỉ trích đường dẫn quan trọng cho mô phỏng HSpice của bạn.Bạn luôn có thể làm điều đó bằng cách sử dụng PT-SI từ Synopsys.

 
tại sao bạn muốn để mô phỏng thiết kế kỹ thuật số của bạn trong gia vị?nó sẽ được khá chậm và không thực hiện bất kỳ ý nghĩa.bình thường, một mô phỏng cấp cửa khẩu là đủ để thiết kế tốc độ thậm chí hi-.

 
Chúng ta có thể lấy ckt cấp độ bóng bán dẫn từ các công cụ back-end sau khi kết thúc P & r.

Nhưng tôi lang thang như thế nào chúng ta có thể đưa trở lại dây RC vào netlist gia vị?Thậm chí chúng tôi exrtact những RC, dây công cụ mô hình có thể đặt các dây là những gì RC trở lại???L mô hình?E'lmore mô hình?Transimission mô hình?

 
tôi nghĩ rằng thiết kế từ cấp độ cửa khẩu để leve bóng bán dẫn là một công việc khó thực nếu không có công cụ cad.Giải pháp này sử dụng lại các tế bào tiêu chuẩn.

 
Trong thiết kế vi mạch kỹ thuật số, chúng ta thường sử dụng tế bào lib sdtandard để nhận ra hệ thống của chúng tôi.

Các phần tối thiểu mà chúng tôi có thể giải quyết được các cửa trong lib,

do đó, tôi nghĩ rằng netlist mức độ bóng bán dẫn là khó khăn để có được.hqqh đã viết:

Chào,

tôi là một chút nhầm lẫn về methodes thiết kế cho các IC.

như tôi biết có một Top-Down và một từ dưới lên dòng chảy thiết kế.

nếu tôi có một thiết kế trên xuống dòng như thế này:thiết kế đặc điểm kỹ thuật -> hành vi mô tả -> rtl mô tả ->

chức năng xác minh và thử nghiệm -> logic systhesis ->

cửa khẩu cấp netlist -> xác minh hợp lý và thử nghiệm -> sàn quy hoạch ->

vật lý bố trí -> bố trí xác minh -> thực hiệnCâu hỏi của tôi:

là nó có thể để có được một transistor-netlist cấp khi cổng-netlist cấp được tạo ra (i muốn thực hiện mô phỏng gia vị)?
ai đó có thể cung cấp cho tôi một liên kết tốt về thiết kế vi mạch methodes?cảm ơn trước,

hqqh
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top