câu hỏi về thiệt hại diode ESD

[mohdfaaf]

Cần bất kỳ đầu vào / đề nghị này:
Nó được tìm thấy rằng trên một số I / O pins phần lợi ESD đã xuống cấp đáng kể về CDM thử nghiệm.Không phân tích cho thấy các diode (trong tế bào cơ bản ESD), bị hư hại.Bí ẩn này nằm trong thiệt hại này chỉ ảnh hưởng đến một số I / O pins không những người khác.Và i khác / o pin thực sự có cùng một tế bào ESD sử dụng.(Cùng một mạch khối - nhưng không xác nhận bố trí khôn ngoan như nhau nhưng cùng thời gian này)

Bất kỳ đầu vào hoặc gợi ý về việc tìm ra nguyên nhân gốc được đánh giá rất nhiều.

 

[DoctorProf]

CDM ESD giả định phần bị tính phí và thải ESD phần thông qua các pin theo thử nghiệm.Do các chân dung đã bị hư hại nhiều hơn về chúng.Điều này sẽ cho phép tính phí nhiều hơn để được lưu trữ và gây ra một đỉnh cao hiện tại và xả một xung dài hơn.

Các trở kháng chỉ trong đường dẫn xả về CDM là trở kháng ký sinh của mạch điện (kim loại kháng chiến, trái phiếu dây điện kháng / độ tự cảm, vv).Bạn có thể kiểm tra xem các chân bị hư hại có sức đề kháng gói thấp nhất hoặc tự cảm.Kháng chiến giới hạn cao điểm hiện tại, trong khi tự cảm chậm rìa tăng.

Hy vọng điều này sẽ cho bạn thêm một cái gì đó để xem xét.

Good Luck tìm ra nguyên nhân.

 

[mohdfaaf]

DoctorProf,

Cảm ơn bạn đã nhập.Làm thế nào để bạn kiểm tra xem điện dung của pin không?Và đó dung bạn tham khảo, là nó tổng dung của các con đường xả hoặc hệ thống kiểm nghiệm?

Tôi không phải là chuyên gia trong ESD, nhưng bây giờ tôi là một phần của nhóm làm việc này đặc biệt là từ quan điểm wafer fab.

Là điện dung đường giao nhau với đường giao nhau PN (diode) là một yếu tố lớn?

 

[DoctorProf]

Các dung của một node là một tổng của điện dung đường giao nhau và dung inteconnect kết nối với nút đó.CDM thường được thực hiện trong một cấu hình "" DEADBUG và một phần được đặt trên một materail inuslating trong các thử nghiệm vật cố.Một tấm dưới fixture là tính phí inducing một khoản phí trên dưới một phần hoặc thiết bị thử nghiệm (DUT).Nếu bạn có một đồng hồ điện dung nhạy cảm, bạn có thể đo điện dung pin bằng cách đặt các phần trên một tấm dẫn điện.Kết nối đo điện dung giữa các tấm và pin một.