câu hỏi về công cụ chuyển đổi AD-độ dốc kép tích hợp

[mosis]

tôi cần một công cụ chuyển đổi AD dốc kép tích hợp với thông số kỹ thuật như sau: 1) tốc độ: khoảng 10 ~ 1k sp / s 2) ENOB: 16 (> 12 là phải) 3) Nguồn cung cấp: 3V 4) Inl: ± 1LSB 5) DNL: ± 1LSB 6 điện cực phân tán) SNR:> 55dB 7):

 

[techie]

Để hiểu biết của tôi, hai dốc convertors AD là chậm. Có thể tối đa 25 mẫu / s.

 

[mosis]

cũng giống như bạn nói các AD dual-độ dốc là chậm. cho một ADC 2bit, tốc độ = fCLOCK / ³ 2. để thiết kế một 1ksps / 10bit ADC, chúng ta cần một nguồn đồng hồ khoảng f = 1k × 2048 = 2MHz! Và vấn đề chính để thiết kế một chương trình được gọi "cao tốc độ" dual-dốc ADC là thiết kế một tốc độ cao, độ chính xác cao so sánh và integrater. Bên cạnh đó, có đến một câu hỏi khác: làm thế nào để giải quyết "hòa nhập" khi tín hiệu đầu vào tương tự gần với Vref (quy mô đầy đủ của integrater), do các charcteristics của integrater, nó có thể mất một thời gian dài.