cáp USB Blaster tải về thiết kế, Need Help!

A

air2008

Guest
chào,

Tôi muốn làm một usb Blaster tải cáp @ ltera cho FPGA.Bạn có thể xin vui lòng cho tôi vài gợi ý hay schematic?Cảm ơn.
air2008

 
Xin chào air2008,

Các đính kèm pdf là schematic của Nios II đánh giá từ 1C12 Kit @ ltera.Trang thứ 11 cho thấy schematic của USB Blaster.Nhưng các chương trình tập tin được sử dụng cho CPLD không phải là miễn phí!Do đó tôi nghĩ rằng bạn cần phải mua cáp từ ltera @.Tiện đây,
cube007
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 
chào,

Cám ơn bạn đã giúp đỡ.Anyhow, tôi quyết định thiết kế một usb Blaster của bản thân mình.
Tôi lưu ý rằng các @ ltera usb Blaster usb cpld sử dụng để cấu hình fpga.Điều quan trọng là nó adopts các JTAG mô hình, nhưng không phải là PS mô hình để cấu hình FPGA.Vì vậy, tôi phải làm rõ rằng làm thế nào để viết mã cpld Blaster để làm cho hoạt động tốt với Quatus.

 
Xin chào air2008,

Điều đó tốt đến dự án.Tôi nghĩ rằng có một số người dân trong các diễn đàn được quan tâm trong một cổng USB thực hiện tự Blaster.Hãy cho chúng tôi biết nếu bạn có một số thông tin mới.

Chúc may mắn,
cube007

 
Điều này quả thật là rất thú vị.Tôi đã tạo ra một bảng rất tương tự với điều này, nhưng với một Xilinx XC9536/XC9572 thay thế.

Tôi thích làm một việc sử dụng hội đồng này như là một cổng USB Downloader bor @ ltera và Xilinx.Tôi đã đưa nó vào bên do của tôi gần đây mới di chuyển và việc làm, nhưng nó sẽ là thú vị để xem những gì bạn làm ra của dự án.

Và thanks for the schematic of the NIOS II, Trang 11 gần như là một bản sao hoặc những gì tôi có ony tôi bảng.

BR,
/ Farhad

 
farhada:

Tôi đã hoàn thành bảng desing trong P * otel 99se.Tuy nhiên, tôi bây giờ puzzled với HDL mã thiết kế cho CPLD trong USB Blaster.Bạn có thể xin vui lòng cho tôi một số gợi ý?air2008
air2008 (at) gmail.com

 
Chào,
Trên thực tế đó là nơi mà các thách thức được.Các HW phần là phần dễ nhất, để làm cho các đơn vị hành động như một cổng USB Blaster là khó khăn nhất của chúng tất cả mọi người.

Ngoài ra, bạn cần phải đọc nội dung của các EPROM của bộ nhớ flash trên USB Blaster, một trong những việc đã kết nối đến FTDI chip, đưa logic trong Analyzer giữa cổng USB và các chip CPLD và nắm bắt những thông tin liên lạc cho một thời gian, làm đó, một vài lần và bạn có thể tìm thấy một mẫu của lệnh / logic giữa 2.Đó chỉ là cách mà tôi có thể làm cho các cổng USB tương thích Blaster deivce, uless bạn có một cách để đọc lại nội dung của các CPLD trên @ ltera bảng và cack nó

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />Nếu bạn không có quyền truy cập vào một logic analyezer, sau đó nó là một khó khăn hơn rất nhiều công việc.Bạn có thể có khả năng đặt một SW deugger nắm bắt các dữ liệu được gửi đến các trình điều khiển FTDI trên máy PC (Tôi nghi ngờ @ ltera sử dụng các trình điều khiển stadard FTDI nghĩ).

Chỉ cần tôi 2c,
/ Farhad

 
Sau khi disasm usb Blaster trình điều khiển - tập tin jtag_hw_usb-blaster.dll infos đang có một số được tìm thấy:

ftdi trình điều khiển trực tiếp ftd2xx.dll gọi.

Có thể ID
của thiết bị:
VID_09FB & PID_6001
VID_09FB & PID_6002
VID_09FB & PID_6003

Ftdi nối tiếp EEPROM (sau khi cấu hình thông tin) chứa các bản sửa đổi số Blaster.
Trình điều khiển khi kiểm tra con số này staring.

Chỉ có thys chức năng được sử dụng từ ftd2xx.dll-Ft_read, Ft_write, Ft_setusbparam.

Gói, thay đổi chiều dài là dinamically Ft_setusbparam đó chỉ
ft245B được sử dụng, 245А không được hỗ trợ.Bit-bang không được sử dụng.

Có thể usb anibody sniff lưu lượng truy cập của Bushound hoặc các tiện ích khác?Có thể tìm thấy phiên bản gỡ lỗi với ftd2xx.dll in ấn bao gồm?

 
khach,

Các Ftdi chỉ là như Cypress usb hội đồng phát triển, nơi mà các EEPROM chứa các bản sửa đổi số,
mặc dù các chi tiết được dễ dàng hơn để sử dụng sau.3 phút sau khi được thêm vào:Farhad,

Cám ơn bạn đã gợi ý.Có một logic Analyzer tại phòng thí nghiệm của tôi và tôi sẽ cố gắng nắm bắt những thông tin liên lạc giữa các usb và cpld.

Bạn nói rằng bạn đã thực hiện một Blaster cho xilinx usb.Làm thế nào bạn đã thiết kế các mã số HDL trong cpld?

không khí
air2008 (at) gmail.com

 
air2008 viết:

khach,

Farhad,Cám ơn bạn đã gợi ý.
Có một logic Analyzer trong phòng thí nghiệm của tôi và tôi sẽ cố gắng nắm bắt những thông tin liên lạc giữa các usb và cpld.Bạn nói rằng bạn đã thực hiện một usb Blaster cho xilinx.
Làm thế nào bạn đã thiết kế các mã số HDL trong cpld?không khí

air2008 (at) gmail.com
 
Để biết chính xác reengeneering VHDL mã cho bất kỳ phiên bản CPLD (Xilinx hoặc @ ltera) một số
các xét nghiệm cần thiết.
Là một trong những giao dịch wrom FTDI để CPLD (một trong những # RD pulse) produse chỉ có một chuyển đổi trên dòng TCK?Hoặc trên một trong những pulse TCK?Hoặc nhiều pulses (dữ liệu từ usb được serialized trong CPLD)?
Ai có thể kiểm tra của oscilloscope này?
Làm thế nào nhiều 24MHz đồng hồ chứa trong một thời kỳ TCK pulse (CPLD nhà nước mashine cập kích thước)?

 
Xin chào,

Tôi đã được biết làm thế nào để thiết kế các CPLD dựa trên chế độ PS.Tôi viết một tiện ích lập trình để tải tập tin *. rbf vào FTDI chip usb và CPLD gửi RBF bitstream theo chế độ PS.

Tuy nhiên, nó could't được transparently tương thích với các @ ltera
của Quatus 2.Làm thế nào để thiết kế các CPLD để cho blastercompatible với Quatus mà không cần phải viết lập trình tiện ích riêng của chúng tôi?

air2008
air2008 (at) gmail.com

 
Chào,
Có một số vấn đề ở đây minir rằng bạn cần phải xem xét.
air2008 viết:

Xin chào,

Tôi có biết làm thế nào để thiết kế các CPLD dựa trên chế độ PS.
Tôi viết một tiện ích lập trình để tải tập tin *. rbf to the FTDI chip usb và CPLD gửi RBF bitstream theo chế độ PS.

 
Chào,
Tôi biết đây là một tuổi, nhưng bất kỳ mới về ý tưởng của bạn?Bạn đã chi tiêu nhiều hơn bất kỳ thời gian vào nó?

BR,
/ Farhad

 
chính là những lý trong EMP7064,
những người đã sửa chữa nó?
Nó đã được somebody cho rằng, ở Trung Quốc đã làm nó tốt.

 
Có một số vấn đề có thể làm việc với các cổng USB Downloader cho CPLDs và FPGAs.Các vấn đề chính là làm cho nó tương thích với các thiết kế từ @ ltera.

Tôi muốn biết thật sự nếu có ai đã làm bất cứ điều gì tương tự với nó và muốn làm việc với nhau để sửa chữa nó.

Chúc mừng,
/ Farhad

 
Tôi đã tham gia một bức tranh của các hội đồng,
thông qua phân tích, tôi nghĩ các clone CPLD có thể có thể được, nhưng khó làm.Một logic Analyzer là tuyệt đối cần thiết.Hãy thử thay thế cho các thế 24MHz pha lê với một trong những thấp hơn, nó có thể hữu ích để chụp và phân tích các tín hiệu trên nó I / O pins.

 
USB Blaster lên hình ảnh
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 
Hi Cluck,
Thanks for the picutre.

Bây giờ tôi có cả một FTDI và một CPLD khá lớn lên, tôi có thể có một chút thời gian để làm việc về việc thiết kế, nhưng đó là khó khăn để làm cho nó tương thích với các thiết bị @ ltera làm gì nếu không biết những thông tin liên lạc Protokoll.

Bất cứ ai muốn chia sẻ kiến thức, gửi cho tôi PM và tôi cho phép bạn liên hệ với tôi.

Lời chúc mừng tốt đẹp nhất,
/ Farhad

 
VID / PID
09FB/6001 - USB Blaster
09FB/6002 - Cubic Cyclonium
09FB/6003 - @ ltera NIOS II Ban Eval

Công tác lễ tân trông giống như một chút @ ltera BitBlaster thức, sự khác biệt đầy đủ 8 bit được sử dụng.

0000 0000 Nộp?* 64 được sử dụng để đảm bảo sản lượng trâu bò bit, là trống rỗng,
0001 xxxx?
0e1z 11sc Đặt kết quả đầu ra c = TCK, s = TMS
E TDO ECHO-bit (0 = không có echo)
z Tristate?

D0 - TCK
D1 - TMS
D4 - Tristate kết quả đầu ra?
D5 - LED

Nếu D7 = "0", sau đó D4 eq JTAG TDI

D2, D3 - NCE, NCS?.
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top