Các Tr NPN trong quá trình CMOS 0.5um

[chang830]

Chào,
Tôi deisgning một khối mà là PECl đầu ra.Tôi tìm thấy quá trình của tôi cung cấp một Tr NPN và vì vậy tôi dự định sẽ sử dụng nó để thực hiện cấp PECL.Các Tr NPN là N / P / NWELL topo.Cơ sở này nằm trong NWELL.

Tôi truyền đạt với foundr, họ nói rằng mặc dù thiết bị này là availble, nó không phải là thử nghiệm bao giờ, nên họ không thể bảo đảm nếu có bất kỳ rủi ro.Họ cho biết phiên bản beta của thiết bị này là 20 hoặc hơn.

Would you pls.đưa ra lời khuyên nào trong việc sử dụng thiết bị này?Bất kỳ rủi ro?Điều gì về permance của nó trong sản xuất đại trà?

Cảm ơn

 

[rfsystem]

Đối với một-CMOS lớp chôn quá trình tôi đoán rằng 20 là ít cao.Giá trị tiêu biểu cho bản beta có từ 5 đến 20.Chôn lớp, nơi các tạp chất đảo ngược giữa NWELL và N BL phản ánh dân tộc thiểu số, có thể cung cấp cho đến 50 là được hiện tại cơ sở.

The emitter vuông là điển hình P bao quanh bởi các cửa khẩu một-nhiều.Hầu hết các fabs gọi PNP do đó nhiều PNP, hoặc ngắn PPNP.Các lĩnh vực hạn chế oxit N * vùng định nghĩa một FPNP.

Bạn đề nghị một NPN nhưng với NWELL như là cơ bản.Điều đó không hoạt động!Các PPNP avaible là chậm và có mật độ thấp tối đa hiện hành.Vì vậy, nó chỉ được dùng cho ứng dụng DC đặc biệt, nơi nó được tốt hơn so với PMOS hoặc P một đơn / NWELL diode.Thes ứng dụng là rất hiếm.

 

[chang830]

rfsystem đã viết:Bạn đề nghị một NPN nhưng với NWELL như là cơ bản.
Điều đó không làm việc!

 

[rfsystem]

Hiệu suất của các

N / PWELL / NWELL

NPN mạnh phụ thuộc vào chiều rộng cơ sở.Vì vậy, sự khác biệt phổ biến giữa PWELL và N .Tôi nghĩ rằng điều này là không chính xác điều khiển cho một số 100nm.Vì vậy, hiệu suất năng động của NPN dọc này sẽ thấp hơn nhiều, tôi đoán khoảng 10 so với một NPN poly-emitter/poly-base.Nếu quá trình không có một BL B (chôn lớp) mật độ hiện tại sẽ được vẫn còn hạn chế.Vì vậy, cũng có tần số thấp hơn lái xe cho các mục đích có giới hạn.

Yêu cầu đặt mô hình hạn chế và sau đó bạn có thể đánh giá dựa trên kết quả.PECL có thể là rất giống nhau làm bằng NMOS.Không có lý do để tôi sử dụng một Med hiệu suất NPN cho điều đó.