Các thông số để quan sát trong một mã VHDL cho FPGA?

[vinodkumar]

Hi tại iam có thể viết code.iam VHDL bằng cách sử dụng ModelSim mô phỏng và tôi được sử dụng Xilinx ISE 8,1 tôi để xác minh là nó synthesizable.i không bao giờ nhìn thấy vào những gì parametrs tôi nên quan sát trong r report.what conditions.and lý tưởng của họ làm thế nào để tải lên FPGA.plz đưa ra một số gợi ý tốt này là làm việc projecft plz giúp đỡ của tôi. cảm ơn trước.

 

[cmos babe]

Có hai điều chính để quan sát được việc sử dụng thiết bị (bao nhiêu tài nguyên thiết kế của bạn đang sử dụng) và thời gian. Tổng hợp báo cáo đưa ra một ước tính, các bước khác như (địa điểm và tuyến đường) cho số chính xác hơn. Bạn nên tiếp tục điều chỉnh thiết kế của bạn cho đến khi bạn đạt đến yêu cầu hạn chế thiết kế của bạn. Tôi đề nghị bạn lặn sâu trong litrature Xilinx để biết tất cả những thứ quan trọng .. Đọc Bảng thuật ngữ của hướng dẫn sử dụng của ISE của ... Chúc may mắn.

 

[vinodkumar]

Hi.thanks cho reply.i đang làm một dự án mà tôi cần phải cung cấp cho các dữ liệu đầu vào là 256 chiều sâu và width.i 16 bit sẽ thực hiện vào FPGA.i nghe bạn bè frm THT tôi cần hoặc viết FIFO hoặc SRAM cho THT tôi biết làm thế nào để viết một mã synthesizable cho that.my pb. là làm thế nào để cấu hình nó vào FPGA và tải các dữ liệu vào chúng. một người bạn nói với khối ram sẽ được sử dụng it.but tôi không biết too.which này là cách tốt nhất hoặc bất kỳ cách nào khác là tốt trong thực hiện nhiệm vụ đó. plz trả lời.