các bước sau khi viết code VHDL là gì?

[makanaky]

chào,

i am mới vào thiết kế kỹ thuật số ....i chỉ muốn biết các bước cần thiết sau khi viết code VHDL cho mạch của tôi để thực hiện nó trên FPGA là gì ...

i cũng muốn biết nếu tôi có thể học cách làm các bước này trong 1 hoặc 2 ngày, vì tôi đang thực hiện một mạch đơn giản cho các dự án của tôi

cảm ơn trước

 

[kishore2k4]

Nó rất đơn giản, giống như lập trình.

Sau khi bạn wirte một chương trình C bạn biên dịch nó, theo cùng một cách sau khi bạn viết bạn bạn HDL tổng hợp nó.Trong trường hợp này nó chuyển đổi nó để cửa khẩu cấp netlist thay vì máy hướng dẫn cấp.

Điều này có thể được thực hiện bằng nhiều cách.Nếu bạn đang sử dụng một FPGA cho các dự án của bạn sau đó nhận được các công cụ miễn phí từ nhà bán FPGA của bạn như Xilinx / Altera vv Những công cụ không thể nào dễ dàng hơn.

Nếu bạn đang thiết kế một ASIC trong trường hợp 1 / 2 ngày là thậm chí không đủ điều khiển từ xa.Bạn sẽ cần một số công cụ thương mại rắn.Vì bạn đang sử dụng VHDL bạn có thể thử các công cụ CAD Liên minh, được tự do và thiết lập một hoàn thành các công cụ thiết kế.

Vì vậy, để trả lời câu hỏi của bạn, bước tiếp theo của bạn sẽ được để có được một tổng hợp và tổng hợp HDL của bạn.Nếu bạn có một cái gì đó cụ thể cho chúng tôi biết như vậy forumers có thể trả lời cho phù hợp.

Nếu bạn là FPGA Xilinx thì có được miễn phí Xilinx WebPack hoặc qu (at) rtus cho Altera FPGAs.Tôi không chắc chắn về nhà cung cấp khác mặc dù.Những công cụ này sẽ đến với rất nhiều và rất nhiều tài liệu như vậy chỉ cần đi qua các hướng dẫn cơ bản.

 

[echo47]

Nếu bạn đang sử dụng hiện đại nhỏ Xilinx FPGA, sau đó bạn có thể cài đặt Xilinx ISE WebPACK (it's free) như kishore2k4 đề nghị:
http://www.xilinx.com/ise/logic_design_prod/webpack.htm

Dưới đây là hướng dẫn nhanh chóng của tôi để tạo và xây dựng một dự án tại Xilinx ISE dự án Navigator:
ftopic216154.html # 754.738