Bit của một câu hỏi ngu si đần độn

[Engineer_Bob]

Hi, chỉ cần một câu hỏi lịch sự (tôi m không tìm kiếm một đối số)

Chỉ cần nghĩ rằng tôi d hỏi này, tôi thấy rất nhiều câu hỏi hỏi làm thế nào để chuyển đổi từ một ngôn ngữ khác và tài liệu tham khảo rất nhiều trong HDL rằng như vậy là tóm tắt từ phần cứng mà nó thường khó tưởng tượng các phần cứng đang được mô tả.

Điều này tôi nghĩ là băng ghế dự kiến sẽ cho kiểm tra nhưng đối với phần cứng thực tế tôi thường tự hỏi tại sao

Tôi bắt đầu với một ý tưởng của một hàm, suy nghĩ của các mạch rằng sẽ thực hiện các chức năng sau đó tôi mô tả các mạch trong HDL (thường VHDL).

Tôi sử dụng những tiêu chuẩn như *, chức năng, nhưng tôi hiếm khi sử dụng những thứ như biến.
Tôi ít khi sử dụng số nguyên chọn cho std_logic_vectors & tín hiệu (làm việc với hầu hết các thư viện)

Này vẫn còn là điều làm, hoặc làm bạn thường làm việc ở một mức độ cao hơn trừu tượng hơn so với tôi!

Mặc dù tôi đoán tôi làm việc ở mức độ thấp, và tôi có xu hướng để xem xét trong số học nhị phân, tôi thiết kế khá phức tạp hệ thống khá dễ dàng.

Tôi đã học để viết phần mềm trong nhiều năm qua rất nhiều trước (lol hơn 20 năm trước đây trên một quang phổ là nơi tôi bắt đầu phần mềm của tôi) --- Tôi cảm thấy cũ nói rằng, lol

Viết phần mềm như vậy là rất rất khác nhau để viết HDL s (tôi nghĩ), nhưng các kỹ sư phần mềm nào (không phải kỹ sư điện tử) bây giờ viết HDL s

Tôi đã học để viết HDL s sau khi học tập để thiết kế mạch kỹ thuật số, và tôi đoán việc giải thích của HDL s của trình biên dịch tốt hơn được.

Chỉ cần nghĩ rằng tôi d đặt câu hỏi, bao nhiêu của bạn bây giờ viết HDL s sẽ xem xét mình là kỹ sư phần mềm và có bao nhiêu của bạn sẽ được xem xét bản thân cho kỹ sư điện tử.

Không có điểm đến câu hỏi này khác với tôi nghĩ rằng nó thú vị, do đó, bất kỳ xem đánh giá cao.

Kind Regards Kỹ sư Bob

 

[echo47]

Có, HDL không phải là một ngôn ngữ lập trình.Những người tiếp cận nó như vậy thường có được kết quả nghèo.

Khi tôi thiết kế FPGA công cụ xử lý tín hiệu, tôi nghĩ rằng trong sơ đồ khối với đăng ký, quầy, muxs, rams, ROM, nhân đấu, accumulators, Shifters, vv Đối với mỗi giai đoạn, tôi xem xét pipelining để tăng tốc độ, hoặc serializing để tiết kiệm không gian.

Sau đó, tôi viết đơn giản HDL rằng thực hiện những khối, mô phỏng, và tổng hợp.Trong những ngày tuổi, tôi đã có thể rút ra một sơ đồ, đặt ra một ban PC, và debugged nó.

Tôi đã thiết kế phần cứng và viết C cho đủ lâu để bắt đầu chuyển tóc màu xám của tôi.Tôi bắt đầu sử dụng FPGAs khoảng 10 năm trước đây, và HDL (Verilog) khoảng hai năm trước đây.

HDL tiết kiệm cho tôi rất nhiều thời gian.Một số kỹ sư không bao giờ có được hang của nó.

Tuy nhiên, tôi sẽ đánh giá cao mới nạc-và-có nghĩa là HDL.Tôi nghĩ rằng cả hai Verilog và VHDL được thiết kế bởi một ủy ban của Madmen.

 

[Engineer_Bob]

Cảm ơn Echo47 trả lời của bạn,

Tốt đẹp của nó để biết rằng người khác cũng sử dụng cách tiếp cận này quá.

Một lần nữa cảm ơn cho trả lời của bạn

Kind Regards Kỹ sư Bob

 

[Ice-Tea]

Cùng ở đây.Tôi đã được một nhà thiết kế VHDL trong hơn ba năm nay, nhưng tôi không tin tưởng mã mà tôi có thể không phải hình ảnh trong phần cứng.

 

[tkbits]

Đào tạo của tôi là như là một kỹ sư phần mềm.

Tuy nhiên, tôi đã có một kiến thức công bằng phần cứng của thiết kế kỹ thuật số trước khi chuyển đến một HDL.Do vậy, tôi không tiếp cận thiết kế phần cứng như là một bài tập lập trình.

Mức độ trừu tượng phần cứng của tôi là hầu hết là ở cấp TTL MSI.Nhưng tôi không sử dụng TTL 74xx phong cách của các thành phần.Tôi sử dụng mã số hành vi để tổng hợp Multiplexers, đăng ký, quầy, Shifters, vv

FSM mã là mã trừu tượng nhất mà tôi tạo ra.Tôi có thể tập trung vào kết quả đầu ra mong muốn và thay đổi trạng thái, và để cho công cụ tổng hợp làm việc grunt sản xuất logic tương ứng.

Tại thời điểm này, tôi là một người sử dụng chủ yếu VHDL.Tôi sử dụng std_logic (và vector) cho tất cả nhưng FSMs, nơi mà tôi sử dụng để liệt kê tên các tiểu bang của tôi.Số hằng để so sánh, các giá trị dữ liệu hoặc là sống hoặc các giá trị truy cập.Tôi chỉ sử dụng tín hiệu cho logic mạch.Biến cho "tạo ra" vòng.

 

[Engineer_Bob]

Xin lỗi nếu tôi m được một chút khoan một ở đây, nhưng tôi thấy thông tin này thực sự thú vị.

Các bình luận từ Ice-Tea hit the nail on the head cho tôi, don mã bạn có thể tin tưởng t t hình ảnh.

Cũng như thú vị là nhận xét từ Tkbits.

Một kỹ sư phần mềm được đào tạo những người nghiên cứu thiết kế phần cứng và bây giờ viết HDL s.
(nhưng tôi vẫn nghĩ rằng tất cả các kỹ sư phần mềm là tất cả giày mở mang, hippies râu, lol chỉ joking mate trung thực, lol 1 1 = 10)

Cảm ơn ý kiến chaps của bạn, bất cứ ai đọc qua thread này xin vui lòng không xem của bạn, tôi thực sự d thích nghe nhiều hơn nữa.Kind Regards Bob

 

[tkbits]

Có một ngôn ngữ lập trình lắp ráp những người có trong chữ ký của mình, rằng: "Tất cả là một chương trình tập thể dục trong bộ nhớ đệm."Từ kinh nghiệm của tôi với cả phần mềm và thiết kế phần cứng, tôi sẽ nói rằng: "Mọi phần mềm () là một chương trình tập luyện tại serialization."

 

[Engineer_Bob]

Kính Tkbits,

Mang lại một nụ cười vào mặt của tôi

The kindest regards Kỹ sư của Bob