Bộ nhớ Mô hình trong RTL bằng cách sử dụng Verilog - giúp đỡ cần thiết

[rockskuller]

Tôi cần phải tổng hợp Hướng dẫn và các mô-đun bộ nhớ dữ liệu. Làm thế nào để nó có thể được mô hình hóa trong RTL bằng cách sử dụng Verilog. Trong thực tế, sử dụng bộ nhớ mô hình hành vi I reg [wordsize: 0] array_name [0: arraysize]

 

[pini_1]

Hi này là những gì tôi đã làm cho hệ thống C. Nếu nó giúp .... Sau đây là một mô hình cho hai cổng RAM. # Đọc là không đồng bộ và viết là đồng bộ. # Kiểm tra-băng ghế dự bị với một máy phát điện cũng được bao gồm. .... http://bknpk.no-ip.biz/SCdpram/SCdpram.html

 

[rockskuller]

Cảm ơn rất nhiều!

 

[rsqf]

Hi bạn có thể sử dụng một số công cụ để tạo ra các mô hình bộ nhớ. bao gồm tất cả các định dạng

 

[pini_1]

Những công cụ này tạo ra mô hình bộ nhớ cho hệ thống C.

 

[rockskuller]

@ rsqf bạn có thể đề cập đến những tên công cụ?

 

[rsqf]

[Quote = rockskuller] @ rsqf bạn có thể đề cập đến những tên công cụ [/quote] chẳng hạn như trình biên dịch bộ nhớ Artisan, Xilinx mempry trình biên dịch.