bên BJT và MOSFET PCH trong CMOS

[020170]

sau đây cho thấy hình ảnh bên dưới BJT CMOS quá trình.

Trong P-CMOS xử lý bề mặt, để làm nguyên nhân BJT bên để thực hiện ký sinh

dọc BJT.

Tôi tự hỏi "tại sao PMOS TR là thành kiến do điện cao thế?"

Nếu tôi muốn làm cho BJT bên, tôi không có để làm cho Mos P TR.

Nhưng PMOS TR tồn tại và tôi phải appliy điện áp cao.

tại sao PMOS TR là thiên vị của điện áp cao?Nếu tôi không, BJT bên không phải là hình thành?
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 

[pit1000]

1.Nếu là kiến PMOS điện áp thấp - emitter và thu quá thiếu trên kênh của PMOS
2.Theo tiêu chuẩn tự CMOS quá trình liên kết, bạn có thể làm cho bên PNP transistor chỉ có thông qua PMOS chính xác để giám sát chiều rộng của cơ sở.

 

[jcpu]

Xin chào,

Nếu chúng tôi rời khỏi cửa mở, các BJT vẫn được ở đó.
Nhưng khi chúng ta thiên vị nó ở hiệu điện thế cao hơn,
mà có thể thay đổi Fermi cấp dưới các cửa khẩu,
làm tiêm lỗ từ dễ dàng hơn emitter vào cơ sở khu vực.
Do đó ta có thể quan sát được hiện enhenced ...