C
codec
Guest
Khi tôi đã thiết kế một 60MHz 10bit Pipelined ADC, tôi thấy khó khăn để làm một mô phỏng bố trí đăng bai.Khó khăn chính là để có được kết quả chính xác FFT.
Đối với SRAM, ROM hoặc mô phỏng bài Flash, tôi đã chỉ chăm sóc về sự chậm trễ thời gian với lỗi tolerable lên đến 10%, sử dụng StarSim hoặc UltraSIM.Tuy nhiên, đối với SC pipelined ADC cấu trúc, nếu tính chính xác tương tự như Spectre là cần thiết, thời gian mô phỏng là không thể chấp nhận được.Có ai có kinh nghiệm trong mô phỏng thiết kế tương tự như vậy?
Cảm ơn.
Đối với SRAM, ROM hoặc mô phỏng bài Flash, tôi đã chỉ chăm sóc về sự chậm trễ thời gian với lỗi tolerable lên đến 10%, sử dụng StarSim hoặc UltraSIM.Tuy nhiên, đối với SC pipelined ADC cấu trúc, nếu tính chính xác tương tự như Spectre là cần thiết, thời gian mô phỏng là không thể chấp nhận được.Có ai có kinh nghiệm trong mô phỏng thiết kế tương tự như vậy?
Cảm ơn.