ASITIC, tập tek và KCl vi phạm

[Beardolphinaries]

Hi, tôi đã có hai questiona về ASITIC.

1.Do có bất kỳ một 0.12um CMOS tek tập cho ASITIC?

2.Sau khi tôi vẽ một pix inductor vuông và sử dụng để kiểm tra nó.vi phạm KCl lý do tại sao có những '' nóng lên cho hai đoạn cuối?Điều này có thể là một vấn đề nếu tôi muốn lật và flipphase các inductor.

Cảm ơn rất nhiều.

 

[nafraf]

Hi, bạn có cố gắng để ghi các tập tin TEK sử dụng tài liệu hướng dẫn quy trình công nghệ?Nó không phải cứng.

 

[Beardolphinaries]

Hi, nhờ giúp đỡ.

Tôi đã làm một nghiên cứu của tập TEK.Vấn đề là tôi không có một tài liệu hướng dẫn quy trình công nghệ.Bạn có biết nơi tôi có thể tìm thấy loại tài liệu?Chỉ cần một tiêu chuẩn là OK.Cảm ơn.

 

[nafraf]

Hi, các quy trình công nghệ là bí mật.Vì vậy, để có được tài liệu hướng dẫn quy trình tổ chức của bạn sẽ phải ký NDA với những đúc.

 

[Beardolphinaries]

Ồ, tôi nhìn thấy, cảm ơn rất nhiều sự giúp đỡ

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />