ai có thể giải thích về ảnh này cho tôi (ESD thử nghiệm)?

[zhonghan]

Mã PIN 1 và mã PIN 2 được tham gia vào việc kiểm tra này,
trong đó pin 2000v là thấp hơn khác?
Điều quan trọng là để xác định không thành công đường dẫn.
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 

[ESDSolutions]

Hi zhonghan

Theo con số này:-2kV (zap phủ định) được áp dụng tại 1 pin với 2 pin tại đất.

Theo con số (tham khảo màu xanh lá cây dòng) có chuyển tiếp là một Diode từ 1 đến pin pin 2 và một số yếu tố cho các trường hợp ngược lại căng thẳng (clamp quyền lực, địa phương hoặc clamp Diode lên điện clamp).

Vì thế này có thể được (ví dụ) pin 1 là một tập và pin 2 là một IO hoặc một sức mạnh cung cấp.Sau đó, pin 1 là nhấn mạnh với 2kV-HBM điều đó có nghĩa là sức mạnh của địa phương hoặc clamp clamp được kích hoạt trong trường hợp này căng thẳng.Sự căng thẳng đã dẫn đến một đoạn ngắn mạch thất bại (đường màu đỏ).

Hãy cho tôi biết nếu bạn muốn chia sẻ thêm thông tin để làm rõ chi tiết hơn.

ES

 

[zhonghan]

ok, đây là chi tiết hơn infos: nó là một quá trình bipolar, Pin 2 được kết nối với substrate,
thì điện áp của pin 1 là luôn luôn thấp hơn pin 2 (tức là substrate điện áp thấp nhất không phải là điện thế của chip).Dưới đây là một phần của chính mạch giữa pin 1 và pin 2.Tôi hy vọng bạn sẽ cho tôi thêm giác ngộ về những thất bại.
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 

[srftech]

Hi zhonghan,
Vì vậy, trong thực tế không nhiều để đi vào đây.Hình ảnh là từ một tuổi Zapmaster có vẻ như.

Màu xanh là dòng tiền ESD-cong truy nhấn mạnh rằng trước khi hiển thị ESD kiểm tra, pin 1 đã có rất mạnh, chuyển tiếp biased Diode (với VT = ~ 0.7V) vào một tài liệu tham khảo cho các node tích cực voltages, (nếu đã được tham khảo node pin 2, không có gì trong các tài khoản schematic cho Diode mạnh ... do đó tôi tự hỏi, nếu có một số parasitic junctions có liên quan đến các thiết bị này không được giải thích bởi các schematic.)

... và rất resistive, có thể Diode loạt đường dẫn đến tài liệu tham khảo cho các node phủ định voltages.

Điều gì pin đã được sử dụng như tài liệu tham khảo cho cong truy ... nó có thể không có được pin 2.

Màu đỏ là một cong cong truy sau ESD-căng thẳng, và cho thấy một resistive không thành công (nhưng bạn không chỉ định của bạn đã được cong truy pin1 giữa và 2 hoặc pin 1 và một số khác ... là những vấn đề căn quá vì nó nói với chúng tôi là những gì các node pin 1 shorted ... và các định shorted cho cái gì.

Khác pic của bạn, bạn có thể không nói cho nhiều (khác với trước và sau khi căng thẳng curves ... nhưng không có gì về những gì đã xảy ra trong thời gian không thành công) và schematic không phải là như là hữu ích mà không có thêm sự hiểu biết về các quy trình.

Tôi xin đề nghị TLP để nghiên cứu những thất bại, FA nếu có thể và cũng có thể bạn cần phải mất một khó nhìn ở cả hai parasitic junctions của các thiết bị kết nối giữa pin 1 và 2 cũng như những người được cho shorted Pin 1 là hiển thị màu đỏ của dòng (nói cách khác những gì pin đã được sử dụng như tài liệu tham khảo cho cong tracing pin 1 ... nhớ nó có thể không có được pin 2).

Điều này cũng có thể là bắt đầu.

Xuất sắc trong ESD IO và Thiết kế