AHDL tài liệu và thông tin LCELL

[ted]

Tôi đã được gần đây làm việc với một ACEX1K50 ltera @ thiết kế dựa nơi chip nên đủ nhanh, nhưng kết quả sản xuất dụng cụ lousy.Tôi đã có một câu hỏi liên quan trước đó và đã nhận được một gợi ý có giá trị từ ngjh (Cảm ơn nhiều!)

Tuy nhiên, bước kế tiếp là mặc dù tìm kiếm ở trang web @ ltera và một câu hỏi để hỗ trợ của họ tôi vẫn còn thấy khó khăn để tìm tài liệu tốt về LCELL và CARRY nguyên thủy.Tôi sẽ đánh giá cao văn bản hoặc liên kết đến các liên quan đến những nguyên thủy.

Tôi biết di mã giảm bằng cách sử dụng nha cung câp như vậy-những điều cụ thể, nhưng nó phải là không có vấn đề lớn nếu tôi quản lý để giữ những bộ phận bị cô lập trong các thành phần nhất định.Và tôi tin rằng các chip sẽ không thay đổi trong đời của sản phẩm cụ thể nào.

Additionaly, có vẻ như là bằng cách sử dụng AHDL thay vì VHDL cho tốc độ những phần quan trọng, tôi có thể làm tốt hơn và kiểm soát nhiều hơn rõ ràng hơn logic được tạo ra.Vì vậy tôi thực sự ngạc nhiên nếu có một tài liệu tốt hay một nơi nào đó bao gồm sách AHDL, quá.

Cảm ơn bạn đã giúp đỡ bất kỳ và tất cả trong trước,

ted

 

[ngjh]

It's me again,

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Kiểm tra chức năng dưới 'mô tả' của trang web của Altera tại ACEX 1K Programmable Logic Device Gia Đình Bảng dữ liệu 'là'.Ở đó, bạn có thể tìm thấy thông tin về việc xây dựng nội bộ của các ACEX.

Một LCELL được thực hiện bằng cách sử dụng một phần tử logic (LE).Hãy tham khảo hình ở trang 16, tôi nghĩ rằng những gì xảy ra là đầu vào của LCELL chiếm một trong những yếu tố đầu vào của LUT bốn và đi qua các dây Đăng ký Bypass đến đầu ra.

Về CARRY và nguyên thủy Cascade, họ là một loại cách để
giảm thiểu sự chậm trễ.Hãy tưởng tượng kịch bản mà một chức năng yêu cầu XOR 8 Les.Với nguyên thủy CARRY được sử dụng, tất cả trong một Les LAB có thể được chuỗi lại với nhau.Nếu không có nguyên thủy, Les có thể được phân tán xung quanh một vài LABs, do vậy, tăng chậm trễ.Tôi hy vọng bạn có thể hiểu những gì tôi đang cố gắng để nói

<img src="http://www.edaboard.com/images/smiles/icon_lol.gif" alt="Laughing" border="0" />

.

Bạn có thể cũng sẽ cho biết thêm thông tin ở Trợ giúp tập tin được cung cấp bởi Maxplus hoặc qu (at) rtus.

I havent sử dụng AHDL B4.Bạn có thể được ngay.Tuy nhiên, bạn sẽ có thể có được một mức độ tương tự như kiểm soát bằng cách sử dụng VHDL.Chỉ cần chắc chắn rằng mã của bạn được viết ở mức thấp.

Theo Altera, AHDL dẫn sử dụng có thể được mua từ bất kỳ nhà phân phối Altera.

 

[wjhzhx]

AHDL là như Abel ngôn ngữ, nó có thể nhận được tốt hơn và kiểm soát nhiều hơn rõ ràng hơn logic tạo ra, nhưng nó là quá lãng phí thời gian và mô phỏng là một vấn đề nếu thiết kế của bạn không đơn giản