180nm tachnology tỉ lệ và hành vi của lamda

[lasha]

hi m làm việc với công cụ cadence của tôi .... trong khi m phân tích, tôi muốn biết hành vi của lamda với tỷ lệ khía cạnh trong công nghệ 180nm cho cả hai PMOS và NMOS ..... một người nào đó có thể giúp tôi ???????

 

[erikl]

[COLOR = "blue"] David M. Binkley [/COLOR] "Cân bằng và tối ưu hóa trong thiết kế Analog CMOS" trên trang 153 .. 163 cho một cái nhìn tổng quan toàn diện về 0.18μm CMOS điện áp quá trình sớm (V [SIZE = 1] [/SIZE]) phụ thuộc vào chiều dài bóng bán dẫn (L), hệ số Inversion (IC), và ráo nước nguồn điện áp (V [SIZE = 1] DS [/SIZE]). Một xấp xỉ khá thô cho quá trình này là V [SIZE = 1] A [/SIZE] = 10V bình quân (kênh micromet chiều dài) Chiều dài kênh điều chế (CLM) yếu tố lambda = λ = 1 / V [SIZE = 1] A [ / SIZE].