để thực hiện DfL với đơn quét đồng hồ

[newcpu]

Hi all,
Tôi đang làm việc trên DfL cho một thiết kế với ba lĩnh vực đồng hồ.Bất cứ ai có thể cho tôi biết làm thế nào để thực hiện DfL với quét singe đồng hồ?Tôi có cần phải gắn MUX để bỏ qua các đồng hồ trong hai lĩnh vực đồng hồ khác không?Và ghim đồng hồ lái xe của tất cả các sổ đăng ký với các đơn quét đồng hồ?
Cảm ơn rất nhiều.

Lời chúc mừng tốt đẹp nhất,
Bangtian Giáp

 

[jarodz]

Hi newcpu,
Câu trả lời là có.Các muxs phải được gửi cho lựa chọn của quét đồng hồ khi chip được trong SCAN_MODE thử nghiệm.

Trân trọng,
Jarod

 

[hawk_chenbo]

Bạn không cần phải lo lắng về nó.Các DfL sẽ bỏ qua đồng hồ khác nhau, nó sẽ kết nối tất cả các tế bào tuần tự tự động.

 

[tmanoz]

phổ biến những điều mà chúng tôi có thể quan sát ở cả hai RTL và netlist cửa khẩu? (Sequential mạch là những gì)

 

[blacksmith_vlsi]

tmanoz đã viết:

phổ biến những điều mà chúng tôi có thể quan sát ở cả hai RTL và netlist cửa khẩu? (Sequential mạch là những gì)

 

[spauls]

netlist là điểm tốt hơn về thời gian của xem.

 

[Thinkie]

Nếu bạn sử dụng công cụ bạn Synopsys trộn có thể quét các chuỗi từ đồng hồ khác nhau giả định rằng trong chế độ kiểm tra tất cả các mạng đồng hồ sử dụng đồng hồ như nhau.

set_scan_configuration-clock_mixing ...

 

[yesme @]

Sử dụng một đồng hồ dành riêng cho quá trình thử nghiệm.Điều này có thể được thực hiện bởi một MUX

 

[rocal]

hawk_chenbo đã viết:

Bạn không cần phải lo lắng về nó.
Các DfL sẽ bỏ qua đồng hồ khác nhau, nó sẽ kết nối tất cả các tế bào tuần tự tự động.

 

[c]

Nếu bạn sẽ sử dụng một đồng hồ đơn để quét tất cả các Regs, bạn phải thêm một số Muxs, nhưng nếu bạn chỉ chèn tất cả các SDFF cho tất cả các chuỗi, bạn không cần phải thêm Muxs!Thêm vào sau khi 6 phút:Tôi là một kỹ sư DfL, chúng tôi có thể thảo luận về một số câu hỏi về DfL.

 

[chandhramohan]

Chào,
Eventhough bạn chuyển đổi tất cả các dff -> SDFF của tất cả các chuỗi, nếu có nhiều đồng hồ miền thất bại trong một chuỗi, sau đó để xử lý muxing đồng hồ này được thực hiện Ngoài ra nếu đồng hồ paritcular không xử lý từ cấp hàng đầu và tạo ra của nó trong nội bộ.. Sau đó, test_clk phải được muxed với đồng hồ Func.

Kính trọng
Chandhramohan