để thực hiện điều này mạch với cổng logic?

[sj95]

Dear All:

Excuse me, làm thế nào để thực hiện điều này mạch với cổng logic?

Y = CLK và E, nhưng Y = là một trong những đầu tiên của pusles E's

và Y đi xuống, nếu E hoặc CLK đi xuống

Cảm ơn bạn rất nhiều<img src="http://images.elektroda.net/99_1212492088_thumb.jpg" border="0" alt="How to perform this circuit with logic gate ?" title="Làm thế nào để thực hiện điều này mạch với cổng logic?"/>

 

[gdaporta]

hi sj95,

Tôi có một số câu hỏi về bài viết của bạn:

Khi bạn viết "Y = CLK và E", bạn có nghĩa là E là một tín hiệu đồng hồ quá?

Sau đó, bạn nói ", nhưng Y = là một trong những đầu tiên của pusles E's", nhưng "E" đi lên trong thời gian thứ hai khi Y đi lên sau khi tín hiệu CLK thấp nhà nước.Đó là những gì bạn muốn nói?

Bạn có muốn làm điều đó chỉ với một loại cửa hoặc bạn muốn sử dụng flip flop hay tin như thế?

Bởi,

Guillermo [AR]

 

[sj95]

Hi Guillermo:

Không, CLK là một đồng hồ nhưng E là không.E chỉ là một tín hiệu số.

E là một tín hiệu kỹ thuật số, nhưng Y chỉ bắt đầu một ngày trong một thời gian của đồng hồ cho đến khi đồng hồ tắt.

Bất kỳ mạch kỹ thuật số là ok, như là cổng logic, chốt, FF ... vv

Cảm ơn bạn rất nhiều.

 

[AdvaRes]

Điều này có thể làm việc,
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 

[sj95]

Hi AdvaRes:

Cảm ơn những nỗ lực của bạn, nhưng tôi đã thử nó, Y là luôn luôn được cấp độ thấp, nó không có chức năng.

 

[echo47]

Tôi nghĩ rằng bạn cần phải giải thích rõ hơn sơ đồ của bạn thời gian và chức năng mạch.
Ví dụ, nếu các cạnh đầu tiên tăng của CLK bật Y, tại sao không tăng thứ ba cạnh của CLK bật Y?

 

[AdvaRes]

sj95 đã viết:

Hi AdvaRes:Cảm ơn những nỗ lực của bạn, nhưng tôi đã thử nó, Y là luôn luôn được cấp độ thấp, nó không có chức năng.

 

[lucbra]

Chức năng này có thể được thực hiện với một 74HCT123.

Nếu bạn muốn làm điều đó trong logic phức tạp (FPGA hoặc CPLD) sau đó bạn sẽ cần phải tìm 'debounce' trong một tìm kiếm google.Bạn sẽ tìm thấy những gì bạn cần.

Kính trọng