để tính toán Số VDD / VSS miếng đệm cần thiết

[Prasanna Kumar]

Làm thế nào tôi có thể sử dụng phân tích chính xác hơn hoặc các bước để xác định số lượng VDD / VSS (Power / Ground) Pads Tôi cần phải có trong CHIP để cung cấp đủ hiện tại
và quyền lực cho CHIP core và I / O pad.

Có hai loại điện Pad nói chung.
(1) VDD / VSS cho lõi.
(2) VDD / VSS cho I / O.
Làm thế nào để quyết định số lượng của chúng.

Thanks in Advance

Prasanna

 

[tarkyss]

theo quy định hiện hành với các VDD / VSS cung cấp và hiện nay cần thiết

 

[funster]

nói chung cho đầu vào, bạn có thể sử dụng ít VDD / cặp VSS,

cho kết quả đầu ra, bạn nên sử dụng thêm VDD / VSS đôi.

pad vì sản lượng tiêu thụ hơn nhiều so với đầu vào hiện tại pad.

Quyết định chi tiết được xác định bởi tốc độ mạch của bạn và tải điện dung.

trong một từ, bạn phải giữ tất cả các tín hiệu sạch và toàn vẹn.lời chúc mừng tốt đẹp nhất
Prasanna Kumar đã viết:

Làm thế nào tôi có thể sử dụng phân tích chính xác hơn hoặc các bước để xác định số lượng VDD / VSS (Power / Ground) Pads Tôi cần phải có trong CHIP để cung cấp đủ hiện tại

và quyền lực cho CHIP core và I / O pad.Có hai loại điện Pad nói chung.

(1) VDD / VSS cho lõi.

(2) VDD / VSS cho I / O.

Làm thế nào để quyết định số lượng của chúng.Thanks in AdvancePrasanna

 

[lightcloud]

chào,
Tôi nghĩ bạn nên theo thông số kỹ thuật của I / O miếng đệm, tính toán số tiền
của I / O miếng.

 

[xysafety]

Tôi đồng ý với quan điểm của fuster.
Nhưng tôi xem thêm của tôi: quy tắc EMC phải được xem xét.

 

[daisy]

Nếu bạn đang sử dụng một thư viện ASIC thường bạn sẽ tìm thấy công thức trong databook như thế nào để tính toán các bệ quyền lực cần thiết.Ví dụ:

VDD / VSS (i) [lõi điện]
Số VDD / VSS cặp pad = | 0,001 x (0,0247 x S 0,0047) x G x F / iệm | round-up
0,001 là nhằm kiểm soát yếu tố (UA -> mA)
0,0247 là trung bình cho mỗi chuyển mạch hiện tại Gate (UA / MHz)
0,0047 là trung bình mỗi Gate Thể hiện (UA / MHz)
S là các hoạt động chuyển đổi dự kiến (thường là 0,1 cho logic nội bộ và 0.5 cho I / O)
G là tổng số cổng của thiết kế
F là tần số hoạt động trong MHz
Iệm là giới hạn hiện tại mỗi VDD / cặp pad VSS dựa trên (40mA tắc electromigration)

Các công thức cho các bệ điện IO có sẵn.
Đôi khi các miếng đệm IO được chia thành pre-driver và đầu ra-driver.
Bạn cũng luôn luôn phải xem xét và electromigration SSO (đồng thời ra Switching).Về cơ bản các miếng đệm được tách ra để SSO và NonSSO.
SSO cho các bệ số lượng lớn hơn của VDD / VSS cặp electromigration và tiếng ồn đã được chọn sau đó.
Các VDD tổng số / VSS cặp sau đó mà cộng với NonSSO VDD / VSS cặp electromigration xem xét.Đối với Foundry / COT thư viện bạn sẽ tìm thấy những thông tin trong databook cho thư viện, nhưng không vì thế công thức tốt đẹp.
Trên thực tế chỉ có thông tin cho tiếng ồn (SSO) và chiều rộng dây (electromigration) là được.
Phần còn lại bạn cần biết chẳng hạn từ một thư viện databook ASIC.

Hy vọng điều này sẽ giúp để gây nhầm lẫn

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />

 

[Yun Lin]

Tôi nghĩ rằng ba sự kiện hạn chế số lượng các tấm lót quyền lực.
1.DC tiêu thụ điện năng.
2.SSO rằng có thể gây ra niose.
3.ESD xem xét.

 

[mopansen]

Trình biên dịch có thể sử dụng điện để preestimate?

 

[suituse]

Nhưng tôi trình biên dịch điện nghi ngờ có thể chỉ cần consiider tổng số hiện nay, nhưng phải trả không quan tâm đến ESD và oss.