để giảm kích thích của DDS?

[frever]

Tôi uesed AD9956 để thực hiện một mạch, và thúc đẩy các tín hiệu outputing từ AD9956 là xấu.Có thể bất cứ ai có thể giúp tôi giảm bớt kích thích?Xin cho biết những gì tôi có thể làm cho các khuyến khích tốt hơn và tiếng ồn pha.Cảm ơn!

 

[vfone]

Trong tài liệu này họ giải thích tất cả các nguồn của spurs tại DDS và làm thế nào bạn có thể giảm thiểu chúng:
http://www.edn.com/contents/images/415103.pdf

 

[Kuehnsen]

Trong một thiết kế mới đây tôi dùng AD9954 và tôi muốn thêm các archieve sau đó 70dB SFDR.Tôi nghĩ rằng những vấn đề nhất là trong việc thiết kế circiut đầu ra.Tôi sử dụng một trung tâm khai thác và biến áp LowPass một elip này để có được kết quả tốt trong một dải tần số rộng đầu ra.
Có lẽ bạn không phải làm việc trong phạm vi quyền compiliance điện áp.

Hãy xem trong DDS của AD-Hướng dẫn một nguồn tốt của mình để hiểu chủ đề này.
Hoặc sử dụng các thiết kế-Công cụ ở Analog-Website.

 

[frever]

Cảm ơn bạn đã trả lời của bạn.
Bạn có thể cho tôi biết rõ hơn những gì mà "áp compiliance" nghĩa là gì?Điện áp nó thể là gì?Các bộ lọc có thể chỉ cần fliter tín hiệu của các stopband, Và thúc đẩy trong passband như thế nào để giảm thiểu nó bằng mạch đầu ra?
Các bộ lọc tốt là quá difficuit thiết kế bởi một lần điện trở, tụ điện và inductor.Bạn có lời khuyên nào tốt?

 

[Kuehnsen]

Tôi không biết phạm vi tần số đầu ra của bạn, nhưng rõ ràng của nó rằng có spurs.Nhưng SFDR nên được cùng một hoặc tốt hơn trong các thông số kỹ thuật.

Các compiliance sản lượng điện áp trung bình, mà một IOUT và các / IOUT pin của thiết bị có khả năng xoay quanh khoảng / - 0,5 V từ AVVD.

Vì vậy, nếu bạn kết nối hai điện trở từ AVVD này pins, và bạn có một tài liệu tham khảo 10mA hiện tại của các điện trở được giới hạn một giá trị của R <= 50Ohm.

Nếu bạn sử dụng một trung tâm khai thác biến áp với tỷ lệ 01:01, bạn phải chấm dứt các bên thứ cấp với bằng hoặc ít hơn thì 100Ohm.

Để tính toán bộ lọc tốt nhất mà bạn có thể sử dụng công cụ lọc giải pháp.Nó hoạt động tốt.Tôi sử dụng nó để bắt đầu mô phỏng của tôi có phần đầu ra thụ động.Vì vậy, bạn có thể tìm thấy bộ lọc tốt nhất.

Tôi biết một phần của nó khó nhất để có được kết quả tốt nhất.Tôi dành phần lớn thời gian của tôi với các phép đo quang phổ.

 

[frever]

Tần số của tôi ra được 102.4ą0.512MHz.Tôi kết nối một biến áp 1:01 để IOUT và / IOUT pins, và cổng phụ của biến áp là utput.

Tôi có nên cần phải có điện trở 100ohm giữa sản lượng và GND pin, sau đó kết nối để lọc?
Cảm ơn bạn!

 

[ddt694]

hi, xem http://www.intersil.com/data/tb/tb318.pdf giấy

 

[Kuehnsen]

Xin lỗi tôi đã dài ra khỏi bảng này.

Có kết nối một điện trở 100Ohms hoặc thấp hơn giữa các biến áp và lọc.
Nên hoạt động tốt.

Bạn cũng có thể kết nối chỉ là một điện trở sau khi lọc.Nhưng điều này trong cnnection để thiết kế bộ lọc của bạn là nguồn hiện thấy trở kháng imput bộ lọc của bạn.Vì vậy bạn nên chú ý cho trở kháng imput tính!

Tôi nhận thấy tiếng ồn nhất đến từ các Sync_clk vì vậy bạn nên programm này đồng hồ bên ngoài của passband bộ lọc của bạn.

Hy vọng điều này sẽ giúp bạn!