L
lhsj81
Guest
Hi All,
Khi thiết kế một khối kỹ thuật số với thiết lập lại không đồng bộ, thiết lập lại điều này cần được đệm?
Một số mẫu tiêu chuẩn (đối với sdc) dường như có các cổng thiết lập lại như là một ideal_driver và đường dẫn tắt.Nếu đây là trường hợp, sẽ không phải là pin được thiết lập lại quá tải?
Hiện nay tôi đã thiết lập các external_driver và hạn chế tải trên pin thiết lập lại asynch của mô-đun của tôi, tuy nhiên tôi đã tự hỏi liệu đó một cách tiếp cận là phương pháp được ưa thích, (tôi vẫn còn khá mới cho sự tổng hợp kỹ thuật số và đã hy vọng để thực hiện theo các thủ tục tiêu chuẩn) .
Cảm ơn,
Kính trọng,
Louis
Khi thiết kế một khối kỹ thuật số với thiết lập lại không đồng bộ, thiết lập lại điều này cần được đệm?
Một số mẫu tiêu chuẩn (đối với sdc) dường như có các cổng thiết lập lại như là một ideal_driver và đường dẫn tắt.Nếu đây là trường hợp, sẽ không phải là pin được thiết lập lại quá tải?
Hiện nay tôi đã thiết lập các external_driver và hạn chế tải trên pin thiết lập lại asynch của mô-đun của tôi, tuy nhiên tôi đã tự hỏi liệu đó một cách tiếp cận là phương pháp được ưa thích, (tôi vẫn còn khá mới cho sự tổng hợp kỹ thuật số và đã hy vọng để thực hiện theo các thủ tục tiêu chuẩn) .
Cảm ơn,
Kính trọng,
Louis