được thúc đẩy mạnh mẽ OTA của opamp cascode gấp

E

ella1923

Guest
Chào tất cả mọi người! tôi đang thiết kế một được tăng cường opamp cascode gấp lại và tôi đã thực hiện với bộ khuếch đại chính của tôi của 40dB và 300MHz. ngay bây giờ, tôi đang làm được thúc đẩy mạnh mẽ trung. các bài báo mà tôi đã đọc nói rằng các đầu vào và ouput đạt được tăng opamp sẽ được thiết lập, đánh dấu màu đỏ trong hình.
82_1253523659.jpg
những gì tôi đã làm trong được của tôi tăng trung thiết kế, vin +, vin-bằng VDS (m3, m4) và VDS (M9 , M10); Vout +, Vout-của opamp gấp PMOS là bằng vin + / vin-cộng với vt (M5, M6) cộng với VDS (M5, m6) trong khi cho NMOS gấp opamp là bằng vin + / vin-cộng với cộng với vt (M7 , m8) cộng với VDS (M5, M6) có phải là đúng? Bởi vì khi tôi đã cố gắng để kết nối được đẩy mạnh khuếch đại các bộ khuếch đại chính, một số các bóng bán dẫn là tuyến tính và cắt. Bằng cách này, tôi đã thiết lập Vref1 và Vref2 gần bằng với sản lượng đạt được tăng opamp cũng là điện áp cổng của M5, M6, M7 và M8. Nếu bạn có bất kỳ ý tưởng về những gì là sai với thiết kế, xin vui lòng soi sáng cho tôi. Thiết kế mục tiêu của tôi là> 85dB đạt được và 250MHz UGB. cảm ơn bạn rất nhiều. về, Ella
 
hi tôi nghĩ rằng thiết kế của tôi là ok .. vẫn làm việc trên mạch thiên vị. liên quan.
 
Chào tất cả mọi người! tôi đang thiết kế một được tăng cường opamp cascode gấp lại và tôi đã thực hiện với bộ khuếch đại chính của tôi của 40dB và 300MHz. ngay bây giờ, tôi đang làm được thúc đẩy mạnh mẽ trung. các bài báo mà tôi đã đọc nói rằng các đầu vào và ouput đạt được tăng opamp sẽ được thiết lập, đánh dấu màu đỏ trong hình.
82_1253523659.jpg
những gì tôi đã làm trong được của tôi tăng trung thiết kế, vin +, vin-bằng VDS (m3, m4) và VDS (M9 , M10); Vout +, Vout-của opamp gấp PMOS là bằng vin + / vin-cộng với vt (M5, M6) cộng với VDS (M5, m6) trong khi cho NMOS gấp opamp là bằng vin + / vin-cộng với cộng với vt (M7 , m8) cộng với VDS (M5, M6) có phải là đúng? Bởi vì khi tôi đã cố gắng để kết nối được đẩy mạnh khuếch đại các bộ khuếch đại chính, một số các bóng bán dẫn là tuyến tính và cắt. Bằng cách này, tôi đã thiết lập Vref1 và Vref2 gần bằng với sản lượng đạt được tăng opamp cũng là điện áp cổng của M5, M6, M7 và M8. Nếu bạn có bất kỳ ý tưởng về những gì là sai với thiết kế, xin vui lòng soi sáng cho tôi. Thiết kế mục tiêu của tôi là> 85dB đạt được và 250MHz UGB. cảm ơn bạn rất nhiều. về, Ella
 
hi tôi nghĩ rằng thiết kế của tôi là ok .. vẫn làm việc trên mạch thiên vị. liên quan.
 

Welcome to EDABoard.com

Sponsor

Back
Top