đường ống kỹ thuật số ADC Correction Algorithm

[hspice]

Kính gửi tất cả:Tôi đang thiết kế một ADC piepline 12bit (rất thông thường này).nó dựa trên 1.5bit/stage 3bit (giai đoạn cuối).Trong một số giấy tờ và các sản phẩm kỹ thuật, có hơn giai đoạn đủ trên tất cả, nói: 12 1.5bit 3bit giai đoạn và một giai đoạn.Tôi chỉ tự hỏi những gì thuật toán trong trường hợp này, sau khi sửa RSD kỹ thuật số, sẽ có độ phân giải 15bit và loại bỏ 3 giai đoạn cuối?!chỉnh "lợi ích gì sang trọng này" đằng sau?

Đánh giá cao sự giúp đỡ của bạn.Vincent

 

[stanlangley]

Vincent,

IMO, càng có nhiều các bit dư thừa, sánh điện áp lớn hơn có thể bù đắp được dung thứ.Có lẽ đó là lý do.

Stan

 

[sadfish]

thêm các bit dư thừa, sánh lớn hơn điện áp offset có thể được dung thứ?
lý do là gì?

 

[carlyou]

những người có thể cung cấp cho một số meterials của hiệu chuẩn kỹ thuật số?

 

[ezt]

Hi hspice,
Tôi tự hỏi tại sao ai cũng nên sử dụng flash 3-bit ADC là giai đoạn cuối và sau khi sửa chữa sai sót kỹ thuật số, loại bỏ ba giai đoạn cuối.Điều này có thể thậm chí kết quả trong một số vấn đề.xin giải thích vấn đề của bạn chi tiết hơn và / hoặc gửi các trường hợp cụ thể.

Kính trọng,
EZT