Đồng hồ phân trang

[RTL2GDSII]

Bất kỳ thông tin về việc làm thế nào để tạo ra một số nguyên không chia đồng hồ.
Giống như Clk_out = Clk_in x (N / M), N và M là số nguyên.
Cảm ơn!

 

[penrico]

Sử dụng một PLL để nhân tần số của bạn (N), sau đó sử dụng một logic divider chia các nhân frecuency (M).
Kêt thuc -> giai đoạn Comp ---> Filter ---> VCO -> phân M ----> Fout = FxN / M
.................^................................ ........|
..................|<--------- Phân N ----------

 

[RTL2GDSII]

Bất kỳ thông tin kỹ thuật số PLL?

 

[penrico]

Của bạn là gì cơ sở tần số?, Do đó, những gì là của bạn cuối cùng tần số?

Nếu bạn có một đồng hồ highter hơn tần số cơ sở (khoảng 10 lần tần số cơ sở hoặc nhiều hơn), bằng cách sử dụng một CPLD bạn có thể cải thiện một kỹ thuật số PLL để nhân tần số cơ sở.

 

[DrBELL]

Chào,

Xin xem bài viết này, nếu được sử dụng cho bạn.Nó nói chuyện
Đồng hồ về Unsual Bộ phận Yêu cầuDrBELL
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này

 

[Ignazio]

Các doc "Unusual dividers đồng hồ" và những người khác có thông tin liên kết này:

http://www.parmita.com/verilogcenter/papers.html

Bye, I.