Nội quy | bài viết gần đây | Chủ đề RSS | T́m kiếm | Đăng kư | Đăng nhập

Sự khác biệt giữa sta và CTS?

Post new topic Reply to topic Diễn đàn EDAboard.com Index -> ASIC Thiết kế các phương pháp & Công cụ (Kỹ thuật số) -> Sự khác biệt giữa sta và CTS?
Phiên bản tiếng Ả Rập Tiếng Bun-ga-ri phiên bản Catalan phiên bản Phiên bản Tiếng Séc Tiếng Đan Mạch phiên bản Tiếng Đức phiên bản Tiếng Hy Lạp phiên bản Tiếng Anh phiên bản Phiên bản Tiếng Tây Ban Nha Phiên bản Tiếng Phần Lan Tiếng Pháp phiên bản Tiếng Hin-ddi phiên bản Croatia phiên bản Indonesia phiên bản Phiên bản Tiếng Ư Tiếng Do Thái Phiên bản Tiếng Nhật Bản Tiếng Hàn Quốc phiên bản Tiếng Lát-vi phiên bản Tiếng Lát-vi-a phiên bản Tiếng Hà Lan phiên bản Tiếng Na Uy phiên bản Phiên bản Tiếng Ba Lan Tiếng Bồ Đào Nha phiên bản Romanian bản Tiếng Nga phiên bản Phiên bản Tiếng Slovak Tiếng Việt phiên bản Vietnamese phiên bản Phiên bản tiếng Thụy Điển Phiên bản Tiếng Tagalog Tiếng U-crai-na phiên bản Bản tiếng Việt Tiếng Trung Quốc phiên bản
Tác giả Thông báo
gmailbond



Tham gia: 09 tháng mười hai 2008
Bài viết: 10


Post 02 tháng tám 2009 14:30 Thế nào là sự khác biệt giữa sta và CTS?
Sự khác biệt giữa sta và CTS khi mục tiêu của cả quá tŕnh là cung? Nào cho là ưu tiên cao nhất và tại sao?
Tại sao chúng ta không thể khắc phục trong thời gian tổ chức trước hết là chúng tôi thiết lập và sau đó di chuyển trên Quay lại kết thúc?
Trở về đầu trang
View user's profile
Google
AdSense





Post 02 tháng tám 2009 14:30 Quảng cáo


Trở về đầu trang
D Saurabh



Tham gia: 03 tháng sáu 2009
Bài viết: 5
Địa điểm: Singapore


Post 04 tháng tám 2009 3:42 Re: Thế nào là sự khác biệt giữa sta và CTS?
Sta và CTS không có cùng một mục tiêu của ḿnh. Như các tên đề nghị - sta là một thời gian "Phân tích 'bước, nơi mà chúng tôi phân tích bằng cách sử dụng các công cụ như Primetime để kiểm tra xem việc thiết kế thời gian đáp ứng các đặc điểm kỹ thuật. CTS Mặt khác là một đồng hồ cây 'Synthesis' bước - đó là một bước trong quá tŕnh thực hiện của các chip, nơi mà đồng hồ cây (s) được lắp vào thiết kế để kết nối một đồng hồ (s) cho tất cả các FF trong thiết kế. Không giống như logic thông thường, đồng hồ là một cao fanout mạng và nhu cầu điều trị đặc biệt để bảo đảm rằng nó đạt đến tất cả các FF với tối thiểu nghiêng, vv V́ vậy trễ này được thực hiện như là một bước tổng hợp riêng biệt sau khi thường xuyên tổng hợp logic. Sau khi đồng hồ đă được lắp vào cây, chúng tôi làm những ǵ được gọi là postlayout sta để kiểm tra xem nếu tất cả các thời gian có thể được đáp ứng.

-D
Trở về đầu trang
View user's profile
ljxpjpjljx



Tham gia: 05 tháng năm 2008
Bài viết: 443
Giúp: 9
Địa điểm: Shang Hải


Post 04 tháng tám 2009 5:12 Re: Thế nào là sự khác biệt giữa sta và CTS?
Sta và CTS là hai bước khi làm ASIC!
Trở về đầu trang
View user's profile
Post new topic Reply to topic Diễn đàn EDAboard.com Index -> ASIC Thiết kế các phương pháp & Công cụ (Kỹ thuật số) -> Sự khác biệt giữa sta và CTS?
Trang 1 / 1 All times are GMT 2 giờ


Vi phạm | | Quản trị viên | | Điêu phôi viên | | Hỗ trợ chúng tôi | | sitemap
Chủ đề RSS