đồng hồ và khôi phục dữ liệu

EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA Thiết kế -> đồng hồ và khôi phục dữ liệu

Tác giả

Thông báo

vinod_g

Tham gia: Tháng 11 29, 2006
Bài viết: 72
Đã giúp: 6

30 tháng 12 năm 2008 07:10 đồng hồ và khôi phục dữ liệu

Tôi yêu cầu CDR (đồng hồ và khôi phục dữ liệu) mô-đun. Là nó đã có sẵn trong FPGA hoặc chúng tôi đã thiết kế?

Trở về đầu trang

ducna

Tham gia ngày: 19 tháng một năm 2006
Bài viết: 16

06 tháng 1 năm 2009 05:06 Re: đồng hồ và khôi phục dữ liệu

I am familar với Xilinx, vì vậy tôi không có ý tưởng cho các gia đình khác, nhưng tôi nghĩ rằng họ là khá giống nhau. Trong Xilinx, là không có một phần CDR tích hợp, tuy nhiên, may mắn có một số Notes App như: xapp224, xapp250, xapp868, ... rất usuful cho các ứng dụng CDR. Ngoài ra, bạn có thể kiểm tra trên mạng Internet với google, có rất nhiều thông tin cho bạn

Hy vọng điều này sẽ giúp,

Trở về đầu trang

Google
AdSense
Google Adsense

06 tháng 1 năm 2009 05:06 Quảng cáo

Trở về đầu trang

amitjagtap

Tham gia ngày: 10 tháng 1 2007
Bài viết: 124
Đã giúp: 6

Ngày 23 tháng 1 2009 11:53 đồng hồ và khôi phục dữ liệu

chào
Trong một số CDR FPGA là ở đó. Trong Xilinx FPGA quản lý hồ đang có. U có thể thiết kế một CLK n ckt đơn giản khôi phục dữ liệu bằng cách sử dụng máy dò cạnh và truy cập tần số cao ....

Trở về đầu trang