diễn đàn điện tử

Nội quy | Recent posts | chủ đề RSS | T́m kiếm | Đăng kư | Đăng nhập

Đồng bộ và không đồng bộ thiết kế


Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Thiết kế Phương pháp & Tools (kỹ thuật số) -> đồng bộ và không đồng bộ thiết kế
Tác giả Thông báo
kunal1514



Tham gia ngày: Ngày 13 Tháng 12 2006
Bài viết: 90


Post 23 Tháng Sáu 2007 16:56

Đồng bộ và không đồng bộ thiết kế

Hi All,

Bất kỳ cơ thể có thể cho tôi biết rằng dù không đồng bộ hoặc đồng bộ thiết kế tiêu thụ năng lượng nhiều hơn nữa.
Trở về đầu trang
kishore2k4



Tham gia ngày: Ngày 17 tháng 6 năm 2006
Bài viết: 293
Đă giúp: 33


Post 23 Tháng Sáu 2007 17:53

Re: Thiết kế đồng bộ và không đồng bộ

Thiết kế không đồng bộ cũng là nghĩa vụ phải tiêu thụ ít năng lượng, các nghiên cứu của ḿnh mục tiêu chính cho tất cả các nhóm thiết kế VLSI asychronous. Chúng tôi đă chia sẻ của họ về vấn đề.

Trong mạch b́nh thường, bạn có thể kết hợp cả hai giao diện thích hợp với logic, tôi đoán.

http://jungfrau.usc.edu/new/index.html
Trở về đầu trang
yesme @



Tham gia: Tháng Sáu 21, 2005
Bài viết: 70
Đă giúp: 8


Post 23 Tháng Sáu 2007 22:48

Đồng bộ và không đồng bộ thiết kế

Không đồng bộ mạch có thể tiêu thụ ít năng lượng hơn so với mạch đồng bộ. Nhưng nó không đúng cho tất cả các trường hợp.
Trở về đầu trang
linuxluo



Tham gia ngày: 26 Tháng Bảy năm 2002
Bài viết: 516
Đă giúp: 4


Post 24 Tháng 6 2007 04:19

Re: Thiết kế đồng bộ và không đồng bộ

chào,
có, asyn comsume nhiều quyền lực hơn nhưng nếu bạn sử dụng công cụ thiết kế vi mạch để làm công việc của bạn có phải sử dụng becoz mạch đồng bộ của các khả năng của các công cụ thiết kế vi mạch
Trở về đầu trang
deva_eda



Tham gia ngày: Ngày 01 tháng 8 năm 2005
Bài viết: 40
Đă giúp: 2


Post Ngày 25 tháng 6 năm 2007 11:31

Đồng bộ và không đồng bộ thiết kế

Chào,

Các Anser cho câu hỏi này là ứng dụng cụ thể. Nhưng dù sao để tổng quát hóa, thiết kế đồng bộ có nhiều quyền lực đói hơn so với thiết kế không đồng bộ. Theo mạng đồng hồ tiêu thụ quyền lực lớn trong thiết kế đồng bộ.

Như đă đề cập chính thức khác đă thiết kế một thiết kế hoàn toàn không đồng bộ là rất khó khăn và đối với bất kỳ thông tin mà bạn có thể thử googling để đọc các tác phẩm nghiên cứu liên tục.
Trở về đầu trang
laglead



Tham gia: ngày 21 tháng 2 năm 2006
Bài viết: 273
Đă giúp: 17


Post Ngày 27 Tháng Sáu 2007 13:18

Re: Thiết kế đồng bộ và không đồng bộ

Nó có thể giống nhau trong điện trung b́nh. Nhưng đồng bộ tiêu thụ năng lượng lớn hơn nhiều lúc lên hoặc xuống cạnh đồng hồ, sẽ dẫn đến các vấn đề toàn vẹn sức mạnh.
Trở về đầu trang
Google
AdSense
Google Adsense
Post Ngày 27 Tháng Sáu 2007 13:18

Quảng cáo



Trở về đầu trang
funster



Tham gia ngày: 30 Tháng 6 năm 2005
Bài viết: 234
Đă giúp: 12


Post 29 tháng 6 năm 2007 07:56

Re: Thiết kế đồng bộ và không đồng bộ

Trong mạch đồng bộ, 50% năng lượng được tiêu thụ bởi cây đồng hồ,

v́ không có cây đồng hồ trong mạch không đồng bộ, do đó, không đồng bộ mạch

tiêu thụ ít năng lượng.




kunal1514 đă viết:
Hi All,

Bất kỳ cơ thể có thể cho tôi biết rằng dù không đồng bộ hoặc đồng bộ thiết kế tiêu thụ năng lượng nhiều hơn nữa.
Trở về đầu trang
forkschgrad



Tham gia ngày: 06 tháng tư năm 2007
Bài viết: 287
Đă giúp: 8
Địa điểm: Việt Nam


Post 29 tháng 6 năm 2007 18:35

Re: Thiết kế đồng bộ và không đồng bộ

i đồng ư rằng đồng bộ tiêu thụ nhiều năng lượng hơn không đồng bộ
Trở về đầu trang
aswin123



Tham gia ngày: 26 Tháng Năm 2007
Bài viết: 21


Post 29 tháng 6 năm 2007 20:45

Re: Thiết kế đồng bộ và không đồng bộ

i đồng ư với thiết kế không đồng bộ tiêu thụ ít năng lượng.

do thiết kế này trong mỗi chúng ta có thể sử dụng thiết kế không đồng bộ hoặc đồng bộ cũng chỉ có một vài lần.

syncronous r những lợi thế trong những ǵ so với ........ asyncronous
Trở về đầu trang
b́nh tĩnh



Tham gia ngày: 17 tháng 10 năm 2005
Bài viết: 264
Đă giúp: 5


Post 01 Tháng 7 Năm 2007 10:02

Đồng bộ và không đồng bộ thiết kế

Thiết kế đồng bộ tiêu thụ năng lượng nhiều hơn nữa.
Trở về đầu trang
FLEXcertifydll



Tham gia ngày: Ngày 04 tháng 9 năm 2003
Bài viết: 295
Đă giúp: 3


Post 07 Tháng Bảy 2007 12:26

Đồng bộ và không đồng bộ thiết kế

tiết kiệm điện năng U phải chi phí thời gian thiết kế, tức là U phải mất một số công nghệ cao thách thức
Trở về đầu trang
Phiên bản tiếng Ả Rập Tiếng Bulgaria phiên bản Catalan phiên bản Séc phiên bản Đan Mạch phiên bản Tiếng Đức phiên bản Hy Lạp phiên bản Bản tiếng Anh Phiên bản tiếng Tây Ban Nha Phiên bản tiếng Phần Lan Tiếng Pháp phiên bản Phiên bản tiếng Hin-ddi Croatia phiên bản Indonesia phiên bản Phiên bản tiếng Ư Phiên bản tiếng Do Thái Phiên bản tiếng Nhật Hàn Quốc phiên bản Lithuanian phiên bản Latvia phiên bản Phiên bản tiếng Hà Lan Na Uy phiên bản Phiên bản tiếng Ba Lan Phiên bản tiếng Bồ Đào Nha Rumani phiên bản Phiên bản tiếng Nga Tiếng Slovak phiên bản Tiếng Slovenia phiên bản Serbia phiên bản Thụy Điển phiên bản Tagalog phiên bản Phiên bản tiếng Ukraina Bản tiếng Việt Trung Quốc phiên bản
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Thiết kế Phương pháp & Tools (kỹ thuật số) -> đồng bộ và không đồng bộ thiết kế
Trang 1 / 1

subj

text

Múi giờ GMT 1 Hour
Tương tự các chủ đề:
Thiết kế đồng bộ và không đồng bộ ở Sóc gặp phải (1)
Đồng bộ vs thiết kế không đồng bộ (12)
Là đồng bộ hoặc không đồng bộ thiết kế ưa thích? (3)
@ ltera: không đồng bộ vs đồng bộ thiết kế vi mạch (2)
đồng bộ và không đồng bộ (13)
Đồng bộ và không đồng bộ (4)
Đồng bộ và không đồng bộ máy Nhà nước Thiết kế-VHDL (5)
Sự khác nhau giữa đồng bộ và không đồng bộ CDMA? (2)
đồng bộ vs không đồng bộ (4)
về việc đặt lại đồng bộ và thiết lập lại không đồng bộ (5)


Lạm dụng | | Quản trị | | Moderators | | Hỗ trợ chúng tôi | | sitemap
đề RSS