Nội quy | Recent posts | chủ đề RSS | T́m kiếm | Đăng kư | Đăng nhập

thiết kế cpu


Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Thiết kế Phương pháp & Tools (kỹ thuật số) -> thiết kế cpu
Tác giả Thông báo
zhoury



Tham gia: Tháng Tư 25, 2002
Bài viết: 27


Post Ngày 05 Tháng Bảy 2002 09:49

thiết kế cpu


Bây giờ tôi có một preject để thiết kế một cpu 64 bit. Tôi có một số câu hỏi dành cho người có kinh nghiệm trong việc that.pls chiều tôi, nếu bạn có kinh nghiệm với điều đó và vui để giúp đỡ người khác.
Trở về đầu trang
hay nói



Tham gia ngày: 18 Tháng 3 2002
Bài viết: 97
Địa điểm: Israel


Post Ngày 05 Tháng Bảy 2002 10:05


Chào

bạn có một số thông tin lơi cpu VHDL tại:

www.opencores.org

bạn cũng có thể hỏi ở đó.

Lời chúc mừng tốt đẹp nhất.
Trở về đầu trang
zhoury



Tham gia: Tháng Tư 25, 2002
Bài viết: 27


Post Ngày 05 Tháng Bảy 2002 13:48


Trước tiên cảm ơn cho hay nói.
Now i am tham gia thiết kế một cpu thật phức tạp hơn so cpu nhúng. Điều này được thiết kế tương thích cho intel IA64.So bây giờ tôi muốn làm bạn với những người đă làm việc cho intel hoặc ibm.I cần phải biết cách họ thiết kế cpu như vậy.
Trở về đầu trang
Ace-X



Tham gia ngày: 25 tháng một 2002
Bài viết: 590
Đă giúp: 26


Post Ngày 05 Tháng Bảy 2002 14:53


IA-64? Very Happy

Không có cơ hội! Có lẽ, đó là bộ vi xử lư phức tạp nhất trên thị trường. Nó hỗ trợ dịch mă động từ mă x86 (CISC kiến trúc) để đại diện VLIW nội bộ. Tôi cho bạn biết thêm: lư do chính tại sao không có thương mại sẵn VLIW bộ vi xử lư là các loại vi xử lư các nhu cầu tŕnh biên dịch rất phức tạp, mà sẽ có thể xem qua các chi nhánh khác nhau trong thuật toán của bạn và sẽ dịch nó vào lệnh từ lâu. Những guys (từ Intel và HP) đă điều hơn điên - họ thực hiện điều này tŕnh biên dịch trong phần cứng! Họ thiết kế nó trong vài năm.
Và bây giờ, làm thế nào bạn nghĩ rằng, khi bạn sẽ hoàn thành thiết kế này? Tôi hy vọng nó sẽ được trong 20 năm, nếu bạn sẽ được may mắn!?

Với mong muốn tốt nhất,

Ace-X.
Trở về đầu trang
zhoury



Tham gia: Tháng Tư 25, 2002
Bài viết: 27


Post Ngày 05 Tháng Bảy 2002 15:25

Tôi không ga.


Tôi nghiêm túc. Nếu ai đó đang quan tâm đến việc giúp tôi pls chiều tôi. Bây giờ chúng tôi có kinh nghiệm để phát triển chinset khoảng 4 triệu cửa và muốn làm nhiều hơn nữa. Now i am mới cho cpu thiết kế và muốn biết sự khác biệt giữa chipset và cpu. Tôi muốn biết cơ bản về thiết kế cpu Đặc biệt như thế nào để thiết kế các alu.We vĩ mô thấp như vậy có thiết kế bằng cách sử dụng Synopsys dc và designware Nhưng tôi nghĩ rằng nó không phải là phương pháp thích hợp cho cpu v́ cpu có cửa hơn nhiều so với chipset và có nhiều hơn nữa. chính xác thời gian restric. Nếu người nào có pls kinh nghiệm như vậy, chiều tôi.
Trở về đầu trang
ASIC



Tham gia ngày: 18 tháng năm 2001
Bài viết: 220


Post Ngày 05 Tháng Bảy 2002 16:23


Ace-X, chỉ v́ bạn không thể làm điều đó, không có nghĩa là yechen có thể không. [Ace-X Xin lỗi, tôi sẽ trở lại một số từ của tôi, nó không có nghĩa là một cách xấu]

Ngoài ra, hầu hết các DSPs, như loạt 6.000 TI được WLIW, TI C và tŕnh biên dịch thực sự sẵn sàng và làm việc ngày hôm nay. Cuối cùng, nếu chip là IA64 tương thích, Borland hay M $ sẽ làm tŕnh biên dịch. Yechen sẽ không phải bận tâm Wink


yechen, Mă Verilog cho UltraSparc Sun IIe CPU có thể download miễn phí tại trang web của Sun-site. Ngoài ra, bạn có thể muốn xem CPU Leon. It's HDL nguồn cũng có sẵn miễn phí. Cả hai CPU được thực hiện bằng cách sử dụng HDL và cả hai đến với $ ynop $ ys DC script. Không có DW mặc dù Cười

Đối với CPU kiến trúc, tôi không quen thuộc với IA64, nhưng nó không phải là ư tưởng của Intel để thoát khỏi việc dịch mă x86 hoàn toàn? Nếu không có mảnh rác, CPU sẽ chỉ có một nửa kích thước, sử dụng có lẽ 20% các bước trong đường ống và tiêu thụ 1 / 4 sức mạnh? Từ những ǵ tôi nh́n thấy, một bộ xử lư WLIW sẽ đơn giản hơn nhiều để xây dựng hơn x86.

Có lẽ bạn có thể chỉ cho tôi trong sự chỉ đạo của một số Datasheets IA64?

Cuối cùng, Intel sẽ không kiện bạn ass ra, nếu bạn đă thực hiện một IA64 clone?


ASIC

Last edited by ASIC trên 07 Tháng 7 2002 15:05; edited 1 thời gian trong tổng số
Trở về đầu trang
Google
AdSense
Google Adsense




Post Ngày 05 Tháng Bảy 2002 16:23

Quảng cáo




Trở về đầu trang
zhoury



Tham gia: Tháng Tư 25, 2002
Bài viết: 27


Post Ngày 06 Tháng Bảy 2002 01:56


Thanks ASIC. Tôi sẽ được vui mừng nghĩ rằng thông qua cpu của mặt trời.
BTW ai có thể chỉ một số công cụ tốt nhất để thiết kế cpu? Nếu tôi mua tôi sẽ chia sẻ với tất cả mọi người ở đây.
Trở về đầu trang
ntxp



Tham gia ngày: 29 Tháng 5 Năm 2002
Bài viết: 57


Post Ngày 06 Tháng Bảy 2002 03:01


Khi đi kèm với CPU Sparc Verilog RTL, tôi nghĩ như vậy CPU có thể được thiết kế sử dụng DC, tuy nhiên, nếu bạn cần để thiết kế một cái ǵ đó dày đặc hơn và đóng gói như là một bản sao của IA64, một số macro có thể cần tùy chỉnh thiết kế, và có nghĩa là nó sẽ trở lại schematic và nguyên thủy bố trí biên tập viên, do đó, nếu tôi cần phải bắt đầu dự án, tôi sẽ sử dụng các công cụ truyền thống như DC, Cadence và Avant (Oh. nó được. SNPS bây giờ).

Một ví dụ khác của thương mại tốt VLIW là Trimedia, Philips đă tŕnh biên dịch được xây dựng và tôi biết ít nhất một Trimedia clone được thiết kế bởi một công ty Pakistan (không tên lửa công nghệ), nó chỉ làm cho việc sao chép và người dùng cần phải sử dụng các công cụ của Trimedia biên dịch , do vậy, không cần phải lo lắng về một trong những phần mềm này trừ khi u muốn lăn ra thương hiệu của bạn mới VLIW.

BTW, bạn có thể t́m thấy những cuốn sách thú vị sau khi thiết kế kiến trúc của clone của bạn:
Kiến trúc máy tính - một Phương pháp định lượng (3rd Edition)
Các thiết kế của Complex Hệ thống nhúng

Dự án cool!

ntxp.
Trở về đầu trang
zhoury



Tham gia: Tháng Tư 25, 2002
Bài viết: 27


Post Ngày 06 Tháng Bảy 2002 13:27


Now i am chỉ cần tự hỏi thiết kế vĩ mô. Không có bất cứ công cụ thương mại dành cho thiết kế.
BTW chúng tôi không clone IA64.
Trở về đầu trang
Ace-X



Tham gia ngày: 25 tháng một 2002
Bài viết: 590
Đă giúp: 26


Post Ngày 06 Tháng Bảy 2002 13:29


Chỉ cần đến t́nh h́nh rơ ràng:
-------------------------
Tôi không nói về các vấn đề với tŕnh biên dịch cho IA64 - bất kỳ tŕnh biên dịch cho x86 sẽ làm việc OK, nhưng về cơ cấu nội bộ của ḿnh - một phần của các công tŕnh IA64 như là một tŕnh biên dịch, mà dịch x86 lệnh để nội VLIW (EPIC) đại diện! Điều này một phần là phần phức tạp nhất của bộ xử lư IA64!

Quan tâm đến TriMedia, MediaEngine, TI và những người khác - tất cả các bộ xử lư được DSP, hoặc, được thêm gần với chủ đề của chúng ta - họ là SIMD (Single Instruction Multiple Data) - đó là cách tự nhiên để có được lợi nhuận của VLIW kiến trúc mà không qua -phức tạp, tŕnh biên dịch. Nhưng tôi nói về tŕnh biên dịch cho các mục đích chung bộ vi xử lư VLIW! Một lần nữa, bạn có biết tại sao không có VLIW trong sạch bộ vi xử lư nhằm mục đích chung (ngoại trừ, Multiflow - nhưng công ty này biến mất khỏi thị trường)? Dù sao, tôi cung cấp ví dụ này với tŕnh biên dịch chỉ để giải thích cách phức tạp là bản chất của IA64. Cho xem URL này để xóa nó: http://developer.intel.com/design/itanium/idfisa/index.htm

V́ vậy, lời khuyên của tôi là bắt đầu không với IA64, nhưng với bất kỳ kiến trúc khác. with processor design). IA64 là sự lựa chọn tồi tệ nhất cho người mới trong thiết kế vi xử lư (như xa như tôi nhận ra, đó là những kinh nghiệm đầu tiên của yechen với thiết kế bộ vi xử lư).

is right - you'd better start with this nice book from David Patterson and John Hennessy: ntxp là đúng - bạn phải bắt đầu với cuốn sách này tốt đẹp của David Patterson và John Hennessy:
http://www.amazon.com/exec/obidos/ASIN/1558605967/qid=1025958103/sr=8-1/ref=sr_8_1/104-0586871-8110369
Nó sẽ cho bạn một số ư tưởng về các chi tiết kiến trúc hiện đại lên.

Với mong muốn tốt nhất,

Ace-X.
Trở về đầu trang
dainis



Tham gia ngày: 15 tháng 5 năm 2001
Bài viết: 1451
Đă giúp: 56


Post Ngày 06 Tháng Bảy 2002 17:59


Nh́n:
h ** p: / / w * wf-cpu.org /
h ** p: / / w.fpgacpu.org w * / links.html
Trở về đầu trang
ntxp



Tham gia ngày: 29 Tháng 5 Năm 2002
Bài viết: 57


Post 08 Tháng 7 2002 03:55


Cám ơn Ace-X cho con trỏ tốt.

Tôi nghĩ yechen là sẽ xây dựng một Transmeta và nó sẽ được mát mẻ như vậy để có một giấc mơ.

Hăy trở lại với thực tế, tôi đồng ư rằng IA64 hoặc thậm chí ISA tương thích với nó (thậm chí không đề cập đến khả năng tương thích hiệu suất) là một phần công việc lớn. Nếu yechen là thực sự quan tâm đến việc thực hiện dự án này, tôi nghĩ bạn nên tập hợp một nhóm người để làm điều đó như cpu-f, nếu không, Ace-chiếu X của 20 năm về nhiệm vụ này là quá lạc quan.

Great ước mơ anyway,

ntxp
Trở về đầu trang
zhoury



Tham gia: Tháng Tư 25, 2002
Bài viết: 27


Post 08 Tháng 7 2002 14:25


Cảm ơn tất cả mọi người ở trên.
Có, chúng tôi có nhiều người làm điều này i am project.And tính phí thiết kế vi mạch cho dự án này. V́ vậy, i am nhiều quan tâm đến những ḍng chảy thiết kế ASIC. Nói thực sự tôi không lo lắng về sự complexity.We kiến trúc IA64 có người đàn ông tuyệt vời cho thiết kế này. Câu hỏi là quá tŕnh biên dịch. Bây giờ tôi chỉ cần tự hỏi thiết kế đặc biệt cho cpu và thiết kế kỹ thuật số circuit.I b́nh thường là những ǵ có nghĩa là ḍng chảy thiết kế và các công cụ thiết kế vi mạch.
Chúng tôi không nhân bản IA64. Chúng tôi chỉ muốn thiết kế một cpu.Performance IA64 compatibal có lẽ không phù hợp up.It 's startup.For chúng tôi compatibal là nhiều quan trọng.
Trở về đầu trang
farmerwang



Tham gia ngày: 29 Tháng 5 Năm 2002
Bài viết: 60
Giúp: 1


Post 25 tháng 7 năm 2002 05:02


Tôi đoán u phải làm việc cho một HĐND học tập. Đối với một công ty muốn kiếm được một số tiền từ các sản phẩm nó không phải như vậy sẽ chọn một dự án. CPU thiết kế là rất phức tạp, nhiều hơn bạn có thể tưởng tượng, bạn sẽ nhận ra này là dự án tiến bộ của bạn. Tôi mạnh mẽ agress với ACE-x cho một số điểm. Tôi đă envovled CPU trong một dự án trong 3 năm, nó là hoàn toàn tương thích MIPS CPU embbed, nó đă cho chúng tôi 2 năm trước khi chúng tôi có thể khởi động WinCE GUI trên mẫu thử nghiệm FPGA của chúng tôi. 3 tái diễn ra trước khi quay lơi sẽ trở thành ổn định. Nút cổ chai "sẽ được xác minh, không phải thiết kế (nếu u không theo đuổi một đồng hồ tần số cao). Tôi nghĩ rằng không có công ty có thể đủ khả năng như một dự án mà không có một nền tảng của chính phủ.
Trở về đầu trang
Phiên bản tiếng Ả Rập Tiếng Bulgaria phiên bản Catalan phiên bản Séc phiên bản Đan Mạch phiên bản Tiếng Đức phiên bản Hy Lạp phiên bản Bản tiếng Anh Phiên bản tiếng Tây Ban Nha Phiên bản tiếng Phần Lan Tiếng Pháp phiên bản Phiên bản tiếng Hin-ddi Croatia phiên bản Indonesia phiên bản Phiên bản tiếng Ư Phiên bản tiếng Do Thái Phiên bản tiếng Nhật Hàn Quốc phiên bản Lithuanian phiên bản Latvia phiên bản Phiên bản tiếng Hà Lan Na Uy phiên bản Phiên bản tiếng Ba Lan Phiên bản tiếng Bồ Đào Nha Rumani phiên bản Phiên bản tiếng Nga Tiếng Slovak phiên bản Tiếng Slovenia phiên bản Serbia phiên bản Thụy Điển phiên bản Tagalog phiên bản Phiên bản tiếng Ukraina Bản tiếng Việt Trung Quốc phiên bản
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Thiết kế Phương pháp & Tools (kỹ thuật số) -> thiết kế cpu
Trang 1 / 1

subj

text

Múi giờ GMT 1 Hour
Tương tự các chủ đề:
làm thế nào để thiết kế nhiều thiết kế PWM giai đoạn (CPU) (1)
CPU thiết kế điểm chuẩn (2)
CPU Thiết kế-LÀM THẾ NÀO ĐỂ (3)
CPU @ RTL Thiết kế - Verilog (với tài liệu hướng dẫn đầy đủ) (24)
Có sẵn: RISC CPU chi tiết IP Core Design liệu (2)
Thiết kế 16 bit CPU cho ứng dụng xử lư ảnh (1)
giới thiệu cho tôi một quyển sách về thiết kế cpu với CPLD / fpga (1)
Họ và tùy chỉnh thiết kế của datapath để sử dụng trong CPU (3)
CPU (1)
CPU (5)


Lạm dụng | | Quản trị | | Moderators | | Hỗ trợ chúng tôi | | sitemap
đề RSS