Nội quy | Recent posts | chủ đề RSS | T́m kiếm | Đăng kư | Đăng nhập

Làm ǵ "ECL", "CML", "LVDS",


Post new topic Reply to topic EDAboard.com Forum Index -> Analog IC Thiết kế & Giao diện -> làm ǵ "ECL", "CML", "LVDS",
Tác giả Thông báo
knack



Tham gia ngày: 25 tháng 2 năm 2007
Bài viết: 45
Đă giúp: 2
Địa điểm: Áo


Post Ngày 15 Tháng Ba 2007 23:45

cml lvds


Chào

Thỉnh thoảng tôi thấy rằng việc sử dụng ppl CML mạch để làm ... bla bla .. và sử dụng LVDS v́ ... bla bla ... và ECL ....

Catigory đó, chi nhánh của khoa học thuộc các điều khoản này?

Tôi nghĩ đây là những một số loại I / O tiêu chuẩn giao diện (không chắc chắn và cần phải được sửa chữa nếu tôi nhầm) ..

Tôi muốn t́m hiểu thêm về họ .. V́ vậy, những ǵ tôi nên đọc hoặc t́m kiếm??

Tôi đă đi để thiết kế một tần số cao và truy cập ước lớn .. mà chúng tôi nên sử dụng và tại sao?

C / ct và adv. / nhược điểm của mỗi .....

Xin vui ḷng cho tôi tài liệu hữu ích về họ ...

for help .. Rất THANK YOU ALL để được giúp đỡ ..

Kính trọng,
- Knack
Trở về đầu trang
ieropsaltic



Tham gia ngày: Ngày 25 tháng 9 năm 2006
Bài viết: 205
Đă giúp: 44


Post Tháng 3 16, 2007 12:00

lvds cml ECL so sánh


Là viết tắt của ECL Emitter Coupled Logic Đó là một gia đ́nh logic tốc độ cao v́ bóng bán dẫn sẽ không bao giờ được phép thấm vào trong.. Cấu trúc của nó là rất giống với bộ khuếch đại vi sai tương tự.

CML là viết tắt của chế độ hiện tại Logic. Đó là một gia đ́nh logic tốc độ cao tương tự như ECL ngoại trừ gia đ́nh là một trong buffered lúc đầu ra trong khi người kia th́ không.

LVDS là viết tắt của Low Voltage Differential tín hiệu. Logic này gia đ́nh sử dụng tín hiệu vi sai khoảng 700mV đại diện 0s và 1s.

Để ngăn tốc độ cao. Tôi tin rằng các gia đ́nh logic thông thường nhất là CML hay luận lư năng động.
Trở về đầu trang
srieda



Tham gia: Tháng Mười Hai 24, 2006
Bài viết: 163
Đă giúp: 17
Địa điểm: Ấn Độ


Post Ngày 27 Tháng Ba 2007 12:02

cml mạch wikipedia


LVDS - Low Voltage Differential báo hiệu được sử dụng trong việc truyền dữ liệu giữa các chip. LVDS sử dụng tín hiệu với đu khoảng 50mV - 400mV ở tần số rất cao. Điều này thường được sử dụng cho truyền tốc độ cao.
LVDS tŕnh điều khiển và bộ giải mă có một đặc điểm kỹ thuật quan trọng trong việc cấp điện áp chế độ phổ biến của các tín hiệu. Các cấp độ phổ biến khác nhau WRT giao thức được định nghĩa và điện áp mà tại đó các công tŕnh lơi.

Để biết thêm chi tiết về LVDS thực hiện, bạn có thể nhắn tin cho tôi.
Tôi đề nghị bạn bắt đầu đọc từ LVDS mô h́nh và sau đó vào các tŕnh điều khiển LVDS. Sử dụng Google để t́m kiếm các bài viết về các.
Trở về đầu trang
Google
AdSense
Google Adsense




Post Ngày 27 Tháng Ba 2007 12:02

Quảng cáo




Trở về đầu trang
rfmw



Tham gia ngày: 10 tháng 5 năm 2001
Bài viết: 520
Đă giúp: 38


Post Ngày 27 Tháng Ba 2007 12:25

Re: làm ǵ "ECL", "CML", "LVDS &


"Tôi đă đi để thiết kế một tần số cao và truy cập ước lớn"

Xác định tần số là những ǵ chúng tôi nói về tại đây ...
Trở về đầu trang
srieda



Tham gia: Tháng Mười Hai 24, 2006
Bài viết: 163
Đă giúp: 17
Địa điểm: Ấn Độ


Post Ngày 27 Tháng Ba 2007 13:01

Re: làm ǵ "ECL", "CML", "LVDS &


Tôi đă thành công làm việc trên các tŕnh điều khiển LVDS upto 2GHz tại 130nm. Nó phụ thuộc vào công nghệ như là tốt.
Trở về đầu trang
ahmad_abdulghany



Tham gia ngày: 12 tháng 4 năm 2005
Bài viết: 1369
Đă giúp: 212
Địa điểm: Cairo, Ai Cập


Post 30 Tháng Ba 2009 08:43

Làm ǵ "ECL", "CML", "LVDS",


Nếu bạn t́m kiếm một số giấy tờ IEEE, liên kết cho tôi và tôi sẽ nhận chúng cho bạn!
Trở về đầu trang
xulfee



Tham gia: Tháng Năm 27, 2008
Bài viết: 434
Đă giúp: 32
Địa điểm: Pakistan


Post Tháng Ba 31, 2009 06:20

Làm ǵ "ECL", "CML", "LVDS",


ECL là emitter coupled logic

Thêm vào sau khi 2 phút:

Thấp điện áp vi sai tín hiệu, hoặc LVDS, là một hệ thống điện tín hiệu có thể chạy với tốc độ rất cao qua cáp đồng xoắn đôi không tốn kém. Nó đă được giới thiệu vào năm 1994, và từ đó đă trở nên rất phổ biến ở các máy tính, nơi nó h́nh thành một phần rất cao, mạng lưới xe buưt và tốc độ máy tính.

Thêm vào sau khi 1 phút:

http://en.wikipedia.org/wiki/Current_mode_logic
Trở về đầu trang
Phiên bản tiếng Ả Rập Tiếng Bulgaria phiên bản Catalan phiên bản Séc phiên bản Đan Mạch phiên bản Tiếng Đức phiên bản Hy Lạp phiên bản Bản tiếng Anh Phiên bản tiếng Tây Ban Nha Phiên bản tiếng Phần Lan Tiếng Pháp phiên bản Phiên bản tiếng Hin-ddi Croatia phiên bản Indonesia phiên bản Phiên bản tiếng Ư Phiên bản tiếng Do Thái Phiên bản tiếng Nhật Hàn Quốc phiên bản Lithuanian phiên bản Latvia phiên bản Phiên bản tiếng Hà Lan Na Uy phiên bản Phiên bản tiếng Ba Lan Phiên bản tiếng Bồ Đào Nha Rumani phiên bản Phiên bản tiếng Nga Tiếng Slovak phiên bản Tiếng Slovenia phiên bản Serbia phiên bản Thụy Điển phiên bản Tagalog phiên bản Phiên bản tiếng Ukraina Bản tiếng Việt Trung Quốc phiên bản
Post new topic Reply to topic EDAboard.com Forum Index -> Analog IC Thiết kế & Giao diện -> làm ǵ "ECL", "CML", "LVDS",
Trang 1 / 1

subj

text

Múi giờ GMT 1 Hour
Tương tự các chủ đề:
Điều ǵ là khác nhau cho "UGBW" và "GBW"? (1)
Thế nào là "mềm bắt đầu" và "thời gian chết" của (5)
chạy "hspice" & "hspice64" ... những ǵ (3)
Các thành phần "SMN2" là ǵ, "SMP2" một (2)
Thế nào là "khớp nối" và tách "" (7)
làm thế nào có thể đo "sức mạnh" và "SWR" cho kiến (4)
muốn """"" waveguide E-plane filte (2)
Bất hợp pháp thông qua tsmc18rf "(" "M1_POLY1" "(1)
P & R với chỉ "tập tin" LEF và KHÔNG "LIB" (4)
Là "có nghĩa là Class AB" & "Push kéo" (6)


Lạm dụng | | Quản trị | | Moderators | | Hỗ trợ chúng tôi | | sitemap
đề RSS