gấp Verilog ( "bắt đầu" - "kết thúc") mã số trong G

EDAboard.com Forum Index -> Điện tử Tiểu học hỏi -> gấp Verilog ( "bắt đầu" - "kết thúc") mã số trong G

Tác giả

Thông báo

davyzhu

Tham gia ngày: 23 tháng năm 2004
Bài viết: 521
Đã giúp: 3
Địa điểm: phương Đông

Ngày 14 tháng 9 2006 15:28 gấp Verilog ( "bắt đầu" - "kết thúc") mã số trong G

Hi all,

Tôi muốn mã Verilog gấp trong GVIM.

Các khoản mã Verilog là "bắt đầu" - "kết thúc" cặp. Có nói chuyện hướng dẫn về cách sử dụng gấp trong GVIM? Và không hỗ trợ GVIM "bắt đầu" - "kết thúc gấp đôi"? Cảm ơn!

BTW, phiên bản GVIM của tôi là 6,2.

Lời chúc mừng tốt đẹp nhất,
Davy

Trở về đầu trang

Google
AdSense
Google Adsense

Ngày 14 tháng 9 2006 15:28 Quảng cáo

Trở về đầu trang

Harmasha

Tham gia ngày: 03 tháng 1 năm 2006
Bài viết: 72
Đã giúp: 4

Ngày 15 tháng 9 năm 2006 17:33 Re: gấp Verilog ( "bắt đầu" - "kết thúc") mã

Chào,
bạn có thể lcarify những gì đang gấp?

(Giả sử là mở một cách chính xác và bắt đầu đóng lại nó với một kết thúc tương ứng, sau đó
Việc kiểm tra chỉ gvim ngoặc gấp.
Bạn cần phải phát triển một mã hóa đạo đức của riêng bạn để kiểm tra điều này.
Một cách là ý định.
bắt đầu
xxxx
xxxx
if (xxx)
bắt đầu
yyyy
yyyy
cuối
khác
bắt đầu
zzz
zzz
cuối
xxxx
xxxx
cuối

Tôi hy vọng bạn bị xóa.)

Trở về đầu trang