| Tác giả | Thông báo |
|---|
tigerajs
Tham gia ngày: 08 tháng hai 2006
Bài viết: 30
|  20 tháng 2 2006 03:17 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | plz giúp tôi |
|
| Trở về đầu trang | |
 |
Aravind
Tham gia ngày: 29 Tháng Sáu 2004
Bài viết: 619
Đă giúp: 23
Địa điểm: india
| 20 tháng 2 2006 03:40 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| đó là quy luật ngón tay cái u không nên sử dụng một = # 5 b;
u có thể sử dụng # 5 a = b;
v́ nó là chặn tuyên bố.
1.it khối b giá trị trong 5 giây và cho nó vào một
2.a = b giá trị xảy ra sau 5 giây.
simillary cho non-blocking cáo phó của ḿnh versa
u phải tuân theo một <= # 5b
bởi v́ nó wont chặn câu tương ứng |
|
| Trở về đầu trang | |
|
jarodz
Tham gia ngày: 12 Tháng Ba năm 2005
Bài viết: 100
Đă giúp: 14
| 20 tháng 2 2006 06:43 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| A. # 5 a = b, sau khi 5 đơn vị thời gian, giả lập thực hiện gán giá trị của b cho a.
B. một b = # 5, khi mô phỏng thực hiện tuyên bố này,
giữ giá trị hiện tại của b, và sau đó gán giá trị này keeped đến sau 5 đơn vị thời gian.
Nó là cùng với "<=".
Trân trọng,
Jarod |
|
| Trở về đầu trang | |
|
nand_gates
Tham gia ngày: 19 Tháng Bảy 2004
Bài viết: 908
Đă giúp: 120
| 20 tháng 2 2006 08:32 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| Đây là các mô h́nh một cách chậm trễ và tŕ hoăn giao thông đường quán tính trong Verilog simulator.
Nếu ur đă quen thuộc với VHDL bạn sẽ nhận được nó!
Tôi giả sử như timescale 1ns
# 1 a <= b / / này vận chuyển các mô h́nh chậm trễ b sẽ xuất hiện ở 'a' sau 1 ns
a <= # 1 b / / này mô h́nh đường quán tính chậm trễ 'là' sau 'b' sau khi tŕ hoăn ns 1 trong additin này
bất kỳ xung <1ns sẽ được lọc ra lúc 'a'
Plaese tham khảo liên kết dưới đây để VHDL!
http://www.gmvhdl.com/delay.htm |
|
| Trở về đầu trang | |
|
novise
Tham gia: ngày 14 tháng 2 năm 2006
Bài viết: 12
| 20 tháng 2 2006 16:38 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | khi # 1a <= b được sử dụng b (t) được phân công một lúc thời gian t 1, mặt khác khi một <= # 1b được sử dụng b (t 1) được phân công một lúc t 1 |
|
| Trở về đầu trang | |
|
rsjgs
Tham gia: ngày 14 tháng 2 năm 2006
Bài viết: 10
| Tháng 2 26, 2006 19:37 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | sự khác biệt này là trong trường hợp đầu tiên đánh giá của RHS diễn ra ngay lập tức, nhưng sau khi assigment ns 1. Trong trường hợp thứ hai tự đánh giá được thực hiện sau ngày 1 ns |
|
| Trở về đầu trang | |
|
darylz
Tham gia: Tháng ba 24, 2005
Bài viết: 132
Đă giúp: 4
| 27 tháng hai 2006 03:21 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | nand_gates mà nói là trích! |
|
| Trở về đầu trang | |
|
Google
AdSense
| 27 tháng hai 2006 03:21 Quảng cáo | | |
|
|
|
|
| Trở về đầu trang | |
|
bracketx
Tham gia: Tháng 1 11, 2006
Bài viết: 12
| 28 tháng 2 năm 2006 13:20 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | hehe, có một số giải thích. |
|
| Trở về đầu trang | |
|
positive_edge
Tham gia ngày: 13 Tháng 2 năm 2006
Bài viết: 6
| 01 Tháng Ba 2006 20:12 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| 1)
# 1 a <= b
Đánh giá của nhiệm vụ là bị tŕ hoăn do điều khiển thời gian.
RHS biểu đánh giá.
Chuyển nhượng được dự tức là một <--- b (t 1)
2) a <= # 1 b
RHS biểu đánh giá.
Chuyển nhượng bị tŕ hoăn thời gian kiểm soát và theo kế hoạch vào cuối hàng đợi.
Tiếp tục chảy vào.
a <- b tại t thời gian mô phỏng 1 |
|
| Trở về đầu trang | |
|
AlexWan
Tham gia ngày: Ngày 26 Tháng 12 năm 2003
Bài viết: 305
Đă giúp: 6
| 02 Tháng ba 2006 09:44 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| 1 # N a <= b
Thêm sự chậm trễ để bên trái phía (LHS) của nonblocking tập để mô h́nh logic combinational là thiếu sót.
| Mă số: |
module adder_t2 (đồng, tổng hợp, a, b, ci);
sản lượng hợp tác;
đầu ra [03:00] tổng hợp;
input [03:00] a, b;
input ci;
reg đồng;
reg [03:00] tổng hợp;
luôn luôn @ (một hoặc b hoặc ci)
# 12 (đồng, tổng hợp) <= a b ci;
endmodule
|
Nếu một đầu vào thay đổi vào thời gian 15, sau đó nếu a, b, ci tất cả các yếu tố đầu vào thay đổi trong thời gian tiếp theo 9ns, các kết quả đầu ra sẽ được cập nhật với những giá trị mới nhất của a, b, ci. Điều này phong cách làm mẫu cho phép đầu vào ci để truyền bá một giá trị để tổng kết những kết quả đầu ra và thực hiện sau khi chỉ 3ns thay v́ 12ns yêu cầu tuyên truyền chậm trễ.
V́ vậy, không đặt sự chậm trễ trên LHS của nonblocking tập để mô h́nh logic combinational. Đây là một kiểu mă xấu.
Bất kỳ guys có thể có được inforamtion chi tiết hơn từ Clifford E. Cummings giấy tờ. [/ Code] |
|
| Trở về đầu trang | |
|
Weng
Tham gia: ngày 13 tháng 1 năm 2006
Bài viết: 32
| Ngày 03 tháng 3 năm 2006 20:01 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| Làm những chặn và nonblocking mạch giao phản ánh thực tế?
Bất cứ ai có thể code một ví dụ? |
|
| Trở về đầu trang | |
|
Vonn
Tham gia ngày: 06 Tháng Mười năm 2002
Bài viết: 254
Đă giúp: 2
| 06 tháng 3 năm 2006 02:25 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| chắc chắn nó ... đây là một ví dụ:
nếu bạn viết trong quá tŕnh của bạn:
a = 1;
b = a;
c = b;
đây là những Chặn chuyển nhượng một = b = c = 1 và mạch điện tạo ra sẽ là 3 bộ đệm kết nối với mỗi người khác
1 --- [đệm ]---> một --- [b ]---> đệm --- [đệm ]---> c
trong khi nếu bạn viết nó bằng cách sử dụng non-blocking
a <= 1;
b <= a;
c <= b;
đây là Nonblocking chuyển nhượng đó có nghĩa là:
a = 1
b = cũ giá trị của một
c = cũ giá trị của b
và mạch thực tế sẽ được f / f thay v́ bộ đệm
1 --- [f / f ]---> một --- [f / f ]---> b --- [f / f ]---> c |
|
| Trở về đầu trang | |
|
yuenkit
Tham gia ngày: 20 tháng một năm 2005
Bài viết: 110
Đă giúp: 5
| Ngày 10 Tháng Ba 2006 10:21 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | vận tải đường quán tính tŕ hoăn và chậm trễ |
|
| Trở về đầu trang | |
|
Weng
Tham gia: ngày 13 tháng 1 năm 2006
Bài viết: 32
| Ngày 14 tháng 3 năm 2006 03:41 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | Trích: | Làm những chặn và nonblocking mạch giao phản ánh thực tế?
Bất cứ ai có thể code một ví dụ?
|
Tôi xin lỗi mà tôi đă không làm cho câu hỏi của tôi rơ ràng.
Những ǵ tôi muốn hỏi là liệu các nonblocking chặn và bài tập với sự chậm trễ mạch phản ánh thực tế. Làm thế nào để những sự chậm trễ trong cả hai bài tập tổng hợp để mạch? |
|
| Trở về đầu trang | |
|
shiv_emf
Tham gia ngày: Ngày 31 tháng 8 năm 2005
Bài viết: 641
Đă giúp: 16
| 09 tháng 9 năm 2006 18:18 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | Vonn đưa cho ví dụ tốt đẹp!! i có thể sử dụng nó để đăng kư thay đổi thiết kế? / |
|
| Trở về đầu trang | |
|
archillios
Tham gia ngày: 29 Tháng 6 năm 2005
Bài viết: 97
Đă giúp: 4
| 12 Tháng chín 2006 16:53 Re: Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| AlexWan là đúng, đó là một phong cách mă hóa xấu khi được sử dụng trong mô h́nh logic combinational. Cảm ơn Alex!
xem mă dưới đây:
/ *
xấu mă phong cách ví dụ
* /
module adder_t2 (đồng, tổng hợp, a, b, ci);
sản lượng hợp tác;
đầu ra [03:00] tổng hợp;
input [03:00] a, b;
input ci;
reg đồng;
reg [03:00] tổng hợp;
luôn luôn @ (một hoặc b hoặc ci)
# 12 (đồng, tổng hợp) <= a b ci; / / xấu không ngăn chặn sự chậm trễ chuyển nhượng mă phong cách
endmodule
module tb;
reg [03:00] a, b;
reg ci;
dây [03:00] tổng hợp;
dây đồng;
adder_t2 DUT (. đồng (đồng),. tổng hợp (tổng hợp),. a (a),. b (b),. ci (ci));
ban đầu
bắt đầu
# 0 (a, b, ci) = (4'h1, 4'h1, 1'h0);
# 50;
# 11 (a, b, ci) = (4'h2, 4'h5, 1'h1);
# 5 (a, b, ci) = (4'he, 4'h0, 1'h1);
# 9 (a, b, ci) = (4'h5, 4'h1, 1'h0);
# 50;
$ display ( "tốt đêm");
$ stop;
cuối
endmodule
/////////////////////////////////////////
hành vi không mong muốn được nh́n thấy.
sau khi a / b / ci được thay đổi, đồng (, tổng hợp) <= a b ci; được dự tại 12 đơn vị thời gian sau đó, trước khi thời gian là đi, bất kỳ sự thay đổi của a / b / ci sẽ có hiệu lực trong ( đồng, tổng), do đó, sự chậm trễ này là không # 12. |
|
| Trở về đầu trang | |
|
foster_cn
Tham gia ngày: 14 Tháng 1 2003
Bài viết: 74
Đă giúp: 2
| Ngày 14 tháng 9 2006 07:06 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | như thế với số 1 trong một <= # 1 b có nghĩa là thời gian chuyển tiếp flipflop? |
|
| Trở về đầu trang | |
|
darylz
Tham gia: Tháng ba 24, 2005
Bài viết: 132
Đă giúp: 4
| Ngày 14 tháng 9 2006 07:13 Sự khác nhau giữa # 1 là những ǵ một <= b và a <= # 1 b | | |
|
| | tŕnh tự chuyển nhượng là khác nhau! |
|
| Trở về đầu trang | |
|
